一種抑制數(shù)字時(shí)鐘的高次諧波干擾的電路和方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及電子技術(shù)領(lǐng)域，尤其涉及一種抑制數(shù)字時(shí)鐘的高次諧波干擾的電路和方法。
【背景技術(shù)】
[0002]單片系統(tǒng)(全稱！System On Chip，簡稱:S0C)集成是實(shí)現(xiàn)低成本、高性能系統(tǒng)的一個(gè)重要途徑，即在同一個(gè)硅襯底上集成大規(guī)模數(shù)字電路和高性能的射頻模擬電路。如圖1所示，在數(shù)模混合電路中，數(shù)字電路會(huì)產(chǎn)生大量的數(shù)字噪聲，這些噪聲會(huì)對射頻模擬電路的性能造成一定的影響，如圖2所示，數(shù)字電路翻轉(zhuǎn)所產(chǎn)生的噪聲電流通過襯底傳輸?shù)酵恍酒系纳漕l模擬電路上，會(huì)大大降低射頻模擬電路的性能，同時(shí)數(shù)字電路翻轉(zhuǎn)通過電源耦合也會(huì)對射頻模擬電路造成很大影響。
[0003]現(xiàn)有技術(shù)一公開的技術(shù)方案是:增加隔離環(huán)以提升隔離度，以保證干擾源產(chǎn)生的噪聲經(jīng)過傳播路徑的隔離后到達(dá)被干擾電路的噪聲幅度小于被干擾電路容忍幅度，即滿足公式:干擾源(dBm)-隔離度(dB)〈干擾受體指標(biāo)要求；但增加隔離環(huán)只能降低低頻干擾信號對射頻模擬電路的影響，對于高頻信號如數(shù)字電路的工作時(shí)鐘的高次諧波，其隔離環(huán)的隔離度會(huì)迅速降低；
[0004]現(xiàn)有技術(shù)二公開的技術(shù)方案是:任意調(diào)節(jié)數(shù)字電路的工作時(shí)鐘的時(shí)鐘頻率，使得工作時(shí)鐘和其諧波的干擾能避開比較敏感的頻帶范圍；但無線射頻頻帶有幾十個(gè)，數(shù)字電路無論選擇任何時(shí)鐘頻率，其諧波都有可能落入部分射頻頻帶的帶內(nèi)，如圖3所示，因此，單純改變工作時(shí)鐘頻點(diǎn)的方法是不夠的。

【發(fā)明內(nèi)容】

[0005]本發(fā)明提供一種抑制數(shù)字時(shí)鐘的高次諧波干擾的電路和方法，可以降低工作時(shí)鐘的諧波落入敏感頻段內(nèi)的能量，進(jìn)而抑制數(shù)字電路的工作時(shí)鐘的高次諧波的干擾。
[0006]本發(fā)明第一方面提供了一種抑制數(shù)字時(shí)鐘的高次諧波干擾的電路，包括:
[0007]用于產(chǎn)生高頻時(shí)鐘信號的數(shù)字鎖相環(huán)；
[0008]與所述數(shù)字鎖相環(huán)相連的數(shù)字時(shí)鐘生成電路，用于根據(jù)模擬電路的目標(biāo)工作頻段和數(shù)字電路的工作時(shí)鐘頻點(diǎn)確定占空比配置模式，并根據(jù)所述占空比配置模式和所述數(shù)字電路的工作時(shí)鐘頻點(diǎn)，將所述高頻時(shí)鐘信號轉(zhuǎn)換為所述數(shù)字電路的工作時(shí)鐘。
[0009]在第一方面的第一種可能的實(shí)現(xiàn)方式中，所述占空比配置模式包括等占空比配置模式和非等占空比配置模式；
[0010]所述數(shù)字時(shí)鐘產(chǎn)生電路具體用于:
[0011 ] 若所述數(shù)字電路的工作時(shí)鐘頻點(diǎn)的奇次諧波在所述模擬電路的目標(biāo)工作頻段內(nèi)，則選擇所述非等占空比配置模式；
[0012]若所述數(shù)字電路的工作時(shí)鐘頻點(diǎn)的偶次諧波在所述模擬電路的目標(biāo)工作頻段內(nèi)，則選擇所述等占空比配置模式。
[0013]在第一方面的第二種可能的實(shí)現(xiàn)方式中，所述數(shù)字時(shí)鐘生成電路包括計(jì)數(shù)器、占空比模式寄存器、選擇器、相等比較器、大于等于比較器和輸出寄存器，所述占空比模式寄存器存儲有等占空比模式對應(yīng)的第一配置值、非等占空比模式對應(yīng)的第二配置值以及分頻系數(shù)高位，其中:
[0014]所述選擇器的控制端與所述占空比模式寄存器的輸出端相連，所述選擇器的第一輸入端接入所述第一配置值，所述選擇器的第二輸入端接入所述第二配置值，所述選擇器的輸出端與所述相等比較器的第一輸入端相連，所述相等比較器的第二輸入端與所述計(jì)數(shù)器的輸出端相連，所述相等比較器的輸出端與所述輸出寄存器的清零端相連，
[0015]所述大于等于比較器的第一輸入端與所述計(jì)數(shù)器的輸出端相連，所述大于等于比較器的第二輸入端接入所述分頻系數(shù)高位，所述大于等于比較器的輸出端分別與所述計(jì)數(shù)器的清零端和所述輸出寄存器的置位端相連，
[0016]所述計(jì)數(shù)器的輸入端和所述輸出寄存器的輸入端接入所述數(shù)字鎖相環(huán)產(chǎn)生的高頻時(shí)鐘信號，所述輸出寄存器的輸出端輸出所述數(shù)字電路的工作時(shí)鐘。
[0017]結(jié)合第一方面的第二種可能實(shí)現(xiàn)方式，在第三種可能的實(shí)現(xiàn)方式中，若所述數(shù)字電路的工作時(shí)鐘頻點(diǎn)的奇次諧波在所述模擬電路的目標(biāo)工作頻段內(nèi)，所述選擇器則控制所述輸出端輸出所述第二配置值，以使輸出的所述工作時(shí)鐘的占空比不等于50% ;
[0018]若所述數(shù)字電路的工作時(shí)鐘頻點(diǎn)的偶次諧波在所述模擬電路的目標(biāo)工作頻段內(nèi)，所述選擇器則控制所述輸出端輸出所述第一配置值，以使輸出的所述工作時(shí)鐘的占空比等于 50%o
[0019]結(jié)合第一方面的第二種可能實(shí)現(xiàn)方式，在第四種可能的實(shí)現(xiàn)方式中，當(dāng)所述計(jì)數(shù)器的計(jì)數(shù)值等于所述選擇器的輸出值時(shí)，所述相等比較器對所述輸出寄存器進(jìn)行清零；
[0020]當(dāng)所述計(jì)數(shù)器的計(jì)數(shù)值大于或等于所述分頻系數(shù)高位時(shí)，所述大于等于比較器對所述輸出寄存器進(jìn)行置位，并對所述計(jì)數(shù)器進(jìn)行清零。
[0021]相應(yīng)地，本發(fā)明第二方面還提供了一種抑制數(shù)字時(shí)鐘的高次諧波干擾的方法，包括:
[0022]通過數(shù)字鎖相環(huán)產(chǎn)生高頻時(shí)鐘信號；
[0023]根據(jù)模擬電路的目標(biāo)工作頻段和數(shù)字電路的工作時(shí)鐘頻點(diǎn)確定占空比配置模式；
[0024]根據(jù)所述占空比配置模式和所述數(shù)字電路的工作時(shí)鐘頻點(diǎn)，將所述高頻時(shí)鐘信號轉(zhuǎn)換為所述數(shù)字電路的工作時(shí)鐘。
[0025]在第二方面的第一種可能的實(shí)現(xiàn)方式中，所述占空比配置模式包括等占空比配置模式和非等占空比配置模式；
[0026]所述根據(jù)模擬電路的目標(biāo)工作頻段和數(shù)字電路的工作時(shí)鐘頻點(diǎn)確定占空比配置模式包括:
[0027]若所述數(shù)字電路的工作時(shí)鐘頻點(diǎn)的奇次諧波在所述模擬電路的目標(biāo)工作頻段內(nèi)，則選擇所述非等占空比配置模式；
[0028]若所述數(shù)字電路的工作時(shí)鐘頻點(diǎn)的偶次諧波在所述模擬電路的目標(biāo)工作頻段內(nèi)，則選擇所述等占空比配置模式。
[0029]結(jié)合第二方面或第二方面的第一種可能實(shí)現(xiàn)方式，在第二種可能的實(shí)現(xiàn)方式中，所述模擬電路包括至少兩個(gè)工作頻段；
[0030]所述根據(jù)模擬電路的目標(biāo)工作頻段和數(shù)字電路的工作時(shí)鐘頻點(diǎn)確定占空比配置模式之前，所述方法還包括:
[0031]檢測處于所述模擬電路的工作頻段內(nèi)的所述數(shù)字電路的工作時(shí)鐘頻點(diǎn)的諧波的次數(shù)；
[0032]若檢測到的所述諧波的次數(shù)的奇偶性相同，則將所述模擬電路的任一所述工作頻段作為所述目標(biāo)工作頻段。
[0033]結(jié)合第二方面的第二種可能實(shí)現(xiàn)方式，在第三種可能的實(shí)現(xiàn)方式中，若檢測到的所述諧波的次數(shù)的奇偶性不同，所述方法還包括:
[0034]檢測處于所述模擬電路的工作頻段內(nèi)的各個(gè)所述諧波的能量；
[0035]將檢測到的所述能量最大的諧波對應(yīng)的所述模擬電路的工作頻段作為所述目標(biāo)工作頻段。
[0036]實(shí)時(shí)本發(fā)明，具有以下有益效果:
[0037]本發(fā)明可以根據(jù)模擬電路的目標(biāo)工作頻段和數(shù)字電路的工作時(shí)鐘頻點(diǎn)確定占空比配置模式，并根據(jù)該占空比配置模式和該數(shù)字電路的工作時(shí)鐘頻點(diǎn)，將高頻時(shí)鐘信號轉(zhuǎn)換為該數(shù)字電路的工作時(shí)鐘，通過控制數(shù)字電路的工作時(shí)鐘的占空比，降低了工作時(shí)鐘的諧波落入敏感頻段內(nèi)的能量，進(jìn)而抑制了數(shù)字電路的工作時(shí)鐘的高次諧波的干擾。
【附圖說明】
[0038]為了更清楚地說明本發(fā)明實(shí)施例中的技術(shù)方案，下面將對實(shí)施例中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖是本發(fā)明的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0039]圖1是現(xiàn)有技術(shù)的中射頻數(shù)模干擾示意圖；
[0040]圖2是現(xiàn)有技術(shù)的數(shù)字電路對射頻模擬電路的干擾示意圖；
[0041]圖3是現(xiàn)有技術(shù)的諧波干擾射頻頻段信號的示意圖；
[0042]圖4是本發(fā)明提供的一種抑制數(shù)字時(shí)鐘的高次諧波干擾的電路的示意圖；
[0043]圖5是數(shù)字電源噪聲實(shí)測示意圖；
[0044]圖6是不同諧波和占空比能量對比示意圖；
[0045]圖7是非等占空比時(shí)鐘示意圖；
[0046]圖8是等占空比時(shí)鐘示意圖；
[0047]圖9是不同諧波和占空比能量襯底仿真對比示意圖；
[0048]圖10是本發(fā)明提供的一種抑制數(shù)字時(shí)鐘的高次諧波干擾的方法示意圖。
【具體實(shí)施方式】
[0049]下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例。基于本發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0050]本發(fā)明實(shí)施例提供一種抑制數(shù)字時(shí)鐘的高次諧波干擾的電路，可以通過控制數(shù)字電路的工作時(shí)鐘的占空比，降低工作時(shí)鐘的諧波落入敏感頻段內(nèi)的能量，進(jìn)而抑制數(shù)