輸入代碼的函數(shù)的DTC延遲輸出特性以及作為TDC輸出代碼的函數(shù)的TDC輸入延遲的 特性。兩個圖中的每都分別包括理想的線性特性400、410,這在左側(cè)和右側(cè)圖中示出為虛 線。然而，由于缺陷和其他設(shè)備相關(guān)的以及環(huán)境相關(guān)的影響，實(shí)際特性420、430顯示了更復(fù) 雜、非線性的行為，這僅僅分別接近理想線性特性400、410。
[0060] 在圖4中，測量的情況由三個箭頭440示出，其說明了單個的校準(zhǔn)過程。例如，從 包括在由斜波發(fā)生器330生成的控制信號中的DTC輸入代碼開始，如特性420所示的那樣， DTC320與其輸入信號相比將延遲輸出信號。該延遲被提供給TDC340作為其輸入的延遲， 然后其由TDC340變換為對應(yīng)的TDC輸出代碼，然后其可被保存在圖3中未示出的存儲器 中。
[0061] 然而，如由箭頭440所示的測量過程的校準(zhǔn)由于TDC340的大的的非線性而導(dǎo)致 的稍微太小的IDC輸出代碼。為了說明這一點(diǎn)，基于DTC的輸入代碼和DTC320的特性420， 圖4還通過箭頭450指示TDC340將基于其理想線性特性410提供的TDC輸出代碼。如右 圖的橫坐標(biāo)上指示的差460對應(yīng)于由于采用圖3中所示的校準(zhǔn)布置的誤差。
[0062] 圖4的右圖說明了關(guān)于為什么采用如圖1和2中所示的示例可以改進(jìn)校準(zhǔn)質(zhì)量來 補(bǔ)償如圖1和2中所示的DTC100的非線性。由于信號處理電路120和DTC110基本上彼 此抵消的效果的事實(shí)，將由測量電路140或它的時間-數(shù)字轉(zhuǎn)換器160測量的延遲可如前 面所討論的那樣顯著較小。對于每個測量，測量的延遲可以是可比的或在某些情況下甚至 可能基本上是相同的。因此，TDC160(測量電路140)可以只在值的很窄的范圍中操作。因 此，在該范圍外的非線性最終可能在對測量誤差的貢獻(xiàn)方面較不重要或甚至不重要。然而， 確切的操作點(diǎn)在哪里并不重要。它也可能處于更大的輸入延遲。結(jié)果，就所確定的延遲而 言，較高準(zhǔn)確性可以是可獲得的，并且校準(zhǔn)數(shù)據(jù)也可以更準(zhǔn)確。
[0063] 換言之，使用非常窄的時間-數(shù)字轉(zhuǎn)換器160或其他測量電路140可以是可能的， 因?yàn)槠鋬H捕獲非線性，而不是數(shù)字-時間轉(zhuǎn)換器110生成信號或輸出信號OS的絕對相移。 這可以幫助放松測量電路140或其時間-數(shù)字轉(zhuǎn)換器160的設(shè)計(jì)和校準(zhǔn)參數(shù)。
[0064] 圖5示出電路100的進(jìn)一步示例的簡化框圖。電路100再次包括串行連接130， 其包括數(shù)字-時間轉(zhuǎn)換器110和信號處理電路120,其在此處被實(shí)施為分?jǐn)?shù)PLL電路500。 參考時鐘發(fā)生器510例如可以基于晶體振蕩器190或溫度穩(wěn)定的晶體振蕩器200。如已經(jīng) 在圖1中所示，參考時鐘發(fā)生器510生成參考信號RS，其然后被提供到分?jǐn)?shù)PLL電路，這繼 而生成經(jīng)處理的信號PS。經(jīng)處理的信號PS然后被提供到數(shù)字-時間轉(zhuǎn)換器110,其生成經(jīng) 延遲的信號DS或輸出信號0S，其例如可被用作本地振蕩器信號L0。再次，通道字520耦 合到分?jǐn)?shù)PLL電路500,通道字520例如可包括整數(shù)部分和分?jǐn)?shù)部分以控制分?jǐn)?shù)PLL電路 500,并因此可以被認(rèn)為是指示經(jīng)處理的信號的頻率的頻率字。
[0065] 通道字的分?jǐn)?shù)部分被提供給發(fā)生器電路170及其積分器或累加器180。通道字 的分?jǐn)?shù)部分可以可選地乘以（-1)并被提供給包括在發(fā)生器電路170中的積分器或累加器 180。根據(jù)實(shí)施細(xì)節(jié)，例如取決于如向DTC110提供的（預(yù)期）時間延遲被認(rèn)為是正還是負(fù) 相移，實(shí)施（-1)的因子或略過該因子可以是可取的。
[0066] 如前面所指示的，積分器或累加器180利用參考信號RS計(jì)時。表示控制信號CS的 積分器或累加器180的輸出被設(shè)置到數(shù)字-時間轉(zhuǎn)換器110以控制數(shù)字-時間轉(zhuǎn)換器110 所引起的延遲。
[0067] 替代地，積分器或累加器180還可以基于電路100的輸出信號OS計(jì)時。例如，可 向積分器或累加器180提供控制信號CS，其指示或包括關(guān)于由整個通道字劃分的通道字的 分?jǐn)?shù)部分的信息。例如，該發(fā)生器電路170可以能夠或被配置為接收通道字并向數(shù)字-時 間轉(zhuǎn)換器110提供相應(yīng)的控制信號CS。這可以至少部分地允許更頻繁地例如針對輸出信號 OS的每個邊緣而不是例如僅針對參考信號的每個邊緣修正信號處理電路120的相移。
[0068] 所述電路還包括測量電路140,其在此處實(shí)施為時間-數(shù)字轉(zhuǎn)換器160。時間-數(shù) 字轉(zhuǎn)換器160被耦合到數(shù)字-時間轉(zhuǎn)換器110的輸出或更確切的說是電路100的輸出兩者， 在那里可獲得輸出信號0S，并且被耦合到電路100的輸入，在那里參考信號RS在操作期間 出現(xiàn)。時間_數(shù)字轉(zhuǎn)換器的輸出被耦合到存儲器150,在那里由時間-數(shù)字轉(zhuǎn)換器160提供 的測量數(shù)據(jù)根據(jù)指示存儲在存儲器150中的查找表的地址的控制信號CS的相位信號或值 被作為校準(zhǔn)數(shù)據(jù)存儲。
[0069] 在圖5中，測量電路140的時間-數(shù)字轉(zhuǎn)換器160被稱為TDC2,由于分?jǐn)?shù)PLL電 路500例如可包括另一時間-數(shù)字轉(zhuǎn)換器160 (TDC)例如作為分?jǐn)?shù)PLL電路的相位檢測器。 換言之，時間-數(shù)字轉(zhuǎn)換器160可代表在電路中實(shí)施的附加的時間-數(shù)字轉(zhuǎn)換器160。
[0070] 在該上下文中，應(yīng)注意的是，作為時間-數(shù)字轉(zhuǎn)換器160的替代，能夠確定相位差 或時間差的任何其他電路可被實(shí)現(xiàn)為測量電路140。例如，僅舉一個進(jìn)一步的示例，測量電 路140可例如基于移位寄存器實(shí)施包括一個或多個分頻器或多模分頻器連同更常規(guī)的相 位檢測器。
[0071] 圖5中所示的電路100的框圖能夠測量數(shù)字-時間轉(zhuǎn)換器輸出與參考時鐘發(fā)生器 510之間的時間差。基于該時間差，該數(shù)字-時間轉(zhuǎn)換器110可以被校準(zhǔn)，如圖5所示。在 該實(shí)施中，其也被稱為通道字N的PLL通道字520基本上表示DTC的輸入頻率除以參考頻 率。
[0072]N=I+p/q=fDc〇/fEEF⑴
[0073] 在等式（1)中，I是整數(shù)部分，而p/q為分?jǐn)?shù)部分，如之前概述的。fra是輸出信號 OS的頻率并且fKEF是參考信號RS的頻率。
[0074] 由于使用時間-數(shù)字轉(zhuǎn)換器160將數(shù)字-時間轉(zhuǎn)換器110的輸出與參考時鐘進(jìn)行 比較，所以DTC輸出頻率fDro是參考頻率fKEF (= 1/〇的整數(shù)倍，其中Tkef是參考信號RS 的循環(huán)周期。根據(jù)等式（2)，在一個參考周期TREF中的DCO輸出的歸一化相移是頻率的積 分。
[0076] 結(jié)果，數(shù)字-時間轉(zhuǎn)換器110需要每個循環(huán)來恢復(fù)（revert)全周期（2 ?p/q) 的p/q的相移。因此，通過將通道字的負(fù)分?jǐn)?shù)部分的積分應(yīng)用于數(shù)字-時間轉(zhuǎn)換器110,如 由發(fā)生器電路170及其積分器或累加器180實(shí)施的，精確獲得該相移。在結(jié)束時，測量電路 140或者更確切地說它的時間-數(shù)字轉(zhuǎn)換器160看到恒定的相位誤差加上由于數(shù)字-時間 轉(zhuǎn)換器110的非線性的偏移。
[0077] 還考慮噪聲，采用根據(jù)示例的電路100不同于前面所討論的更常規(guī)的方法，這包 括DTC輸入和輸出的直接比較。使用根據(jù)示例的電路100,測量電路140或者更確切地說 其時間數(shù)字轉(zhuǎn)換器160被暴露于分?jǐn)?shù)PLL電路500的全PLL噪聲，因?yàn)闇y量電路140僅僅 比較了參考時鐘發(fā)生器510及其參考信號RS與數(shù)字-時間轉(zhuǎn)換器110的輸出。然而，由于 噪聲與數(shù)字-時間轉(zhuǎn)換器110的非線性不相關(guān)，所以它可以通過對多個測量的平均被衰減。 在存儲器150中，校準(zhǔn)表可相應(yīng)地建立起來。使用DTC輸入作為在那里存儲通過測量電路 140獲得的實(shí)際值的地址，由測量電路140提供的測量結(jié)果可以存儲在查找表（LUT)中。
[0078] 與前述更常規(guī)的過程相對，該方法中的TDC線性不太關(guān)鍵，因?yàn)闀r間-數(shù)字轉(zhuǎn)換器 160僅捕捉非線性，而不是線性的部分。自然地，確保平均收斂到實(shí)際TDC輸入延遲也可能 是可取的。其結(jié)果是，例如使用內(nèi)插方案實(shí)施過程以線性化TDC可能是可取的。然而，因?yàn)?它是小的范圍，在時間-數(shù)字轉(zhuǎn)換器160方面，與輸出信號或本地振蕩器信號的全周期范圍 相比，該特性可能更容易。
[0079] 然而，盡管在圖5中已示出分?jǐn)?shù)PLL電路，但是原則上，任何種類的信號處理電路 120都可被使用。例如，可以使用任何其他種類的射頻時鐘發(fā)生器來代替分?jǐn)?shù)PLL電路的整 數(shù)。示例包括例如前述的直接數(shù)字合成器電路（DDS電路）以及倍頻器電路。
[0080] 圖6示出時序圖，其指示參考信號RS(RefClk)，經(jīng)處理的信號PS，其代表PLL(PLL 輸出）的輸出信號，以及輸出信號，其是由數(shù)字-時間轉(zhuǎn)換器110提供或生成的（DTC輸出）。 如箭頭所示，圖6沿其指示時間的橫坐標(biāo)示出三種不同的情況，在那里經(jīng)處理的信號PS包 括相對于參考信號RS的不同的延遲。然而，由于所述數(shù)字-時間轉(zhuǎn)換器110的影響，輸出 信號OS總是與參考信號RS同相。
[0081] 換言之，圖6示出了PLL輸出信號PS相對于參考信號RS的延遲可以如何由于正 確調(diào)整DTC延遲而被補(bǔ)償。結(jié)果，對應(yīng)于DTC輸出信號的輸出信號OS的上升側(cè)總是與參考 信號RS的邊緣一致。
[0082] 圖7示出基于閉環(huán)配置的替代實(shí)施。如圖7中所示的替代解決方案使用時間-數(shù) 字轉(zhuǎn)換器160作為分?jǐn)?shù)PLL電路500的測量電路140以直接測量輸出信號OS和參考信號 RS之間的相位差。分?jǐn)?shù)PLL電路500實(shí)現(xiàn)了數(shù)字寬帶閉環(huán)相位調(diào)制器。
[0083] 在如圖7中所描繪的由電路100實(shí)現(xiàn)的閉環(huán)校準(zhǔn)方案中，分?jǐn)?shù)PLL電路500包括 沿著圖7中的箭頭所示的信號流的實(shí)施為時間-數(shù)字轉(zhuǎn)換器160的測量電路140、環(huán)路濾 波器530和被實(shí)施為數(shù)字控制振蕩器550的可控振蕩器540的串行連接。換言之，環(huán)路濾 波器530被耦合在時間-數(shù)字轉(zhuǎn)換器160之后，并且可控振蕩器540被耦合在環(huán)路濾波器 530之后。然后可控振蕩器540的輸出被耦合到數(shù)字-時間轉(zhuǎn)換器110的輸入。
[0084] 由數(shù)字-時間轉(zhuǎn)換器110生成并提供的輸出信號OS經(jīng)由多模式分頻器560 (MMD) 被反饋到時間-數(shù)字轉(zhuǎn)換器160的進(jìn)一步輸入，其閉合了分?jǐn)?shù)PLL電路500的環(huán)。多模式 分頻器560可以能夠響應(yīng)于從西格瑪?shù)聽査{(diào)制器570(E△)獲得的信號將輸出信號的 頻率分頻。作為輸入，西格瑪?shù)聽査{(diào)制器570被提供有通道字520,其再次包括指示將要 由分?jǐn)?shù)PLL電路500生成的頻率的整數(shù)部分和分?jǐn)?shù)部分。西格瑪?shù)聽査{(diào)制器570以如下 這樣的方式控制多模分頻器560,即也包括分?jǐn)?shù)部分的通道字被變換到具有調(diào)制信號（PWM 信號）的路徑中，