一輸入端連接至動態(tài)比較器的第一輸出端，第二輸入端連接至動態(tài)比較器的第二輸入端，其控制端連接至?xí)r鐘信號Clki,其第一輸出端輸出信號Di,其第二輸出端輸出信號DBitj其中，該信號01或013 ^為轉(zhuǎn)換后二進(jìn)制序列的第i位，同時，信號Di被傳輸至正相開關(guān)電容陣列，來控制二選一開關(guān)Si。信號DBi被傳輸至反相開關(guān)電容陣列，來控制二選一開關(guān)SB jo
[0052]在正相開關(guān)電容陣列中，當(dāng)信號D1為高電平時，電容C1的下極板通過NMOS管連接至負(fù)參考電壓VKEFN，當(dāng)信號D1為低電平時，電容C1的下極板保持不變，即通過PMOS管連接至正參考電壓Vkefp;當(dāng)信號Di (i = 2，…，Ν-2)為高電平時，電容Ci的下極板保持不變，即通過NMOS管連接至負(fù)參考電壓Vkefn，而當(dāng)信號Di為低電平時，電容C i的下極板通過PMOS管連接至正參考電壓Vkefp;當(dāng)信號Dp1為高電平時，電容C η的下極板保持不變，即通過NMOS管連接至負(fù)參考電壓Vkefn，而當(dāng)信號Dim為低電平時，電容C η的下極板則通過PMOS管連接至半?yún)⒖茧妷篤qi上。
[0053]在反相開關(guān)電容陣列中，當(dāng)信號DB1為高電平時，電容C i的下極板通過NMOS管連接至負(fù)參考電壓VKEFN，當(dāng)信號DB1為低電平時，電容C i的下極板保持不變，即通過PMOS管連接至正參考電壓V.;當(dāng)信號DBiQ = 2，…，N-2)為高電平時，電容(^的下極板保持不變，即通過NMOS管連接至負(fù)參考電壓VKEFN，而當(dāng)信號DBi為低電平時，電容C ,的下極板通過PMOS管連接至正參考電壓Vkefp;當(dāng)信號DB η為高電平時，電容C η的下極板保持不變，即通過NMOS管連接至負(fù)參考電壓Vkefn，而當(dāng)信號DBim為低電平時，電容Cim的下極板則通過PMOS管連接至半?yún)⒖茧妷篤qi上。
[0054]請參照圖5和圖2，每一個比較器控制一個對應(yīng)的二進(jìn)制電容，但由于比較器控制陣列中最后一個比較器的比較結(jié)果并沒有反饋給二進(jìn)制電容陣列(如圖5中a所示)，因而共需要N個比較器，以產(chǎn)生N位精度的數(shù)字信號輸出。每個比較器的控制信號對應(yīng)的由圖2中的Clki提供，實(shí)現(xiàn)逐位的轉(zhuǎn)換。
[0055]可見，由于比較器的輸出結(jié)果直接去驅(qū)動正相開關(guān)電容網(wǎng)絡(luò)和反相開關(guān)電容網(wǎng)絡(luò)中的二進(jìn)制電容陣列(如圖5中b所示)，沒有經(jīng)過任何的數(shù)字控制邏輯，因而整個轉(zhuǎn)換過程所用的時間僅由DAC的建立時間和比較器的比較時間來確定，進(jìn)而消除了傳統(tǒng)的逐次逼近型模數(shù)轉(zhuǎn)換器(SAR ADC)數(shù)字邏輯延遲所帶來的轉(zhuǎn)換速率下降的問題，進(jìn)而可以在很大程度上提升ADC的轉(zhuǎn)換速率。
[0056]此外，比較器控制邏輯之間失調(diào)電壓的失配會被前級動態(tài)比較器的增益衰減到一個很小的量級，因而不需要額外的失調(diào)電壓校正電路，進(jìn)而避免了該部分電路所導(dǎo)致的系統(tǒng)復(fù)雜程度以及功耗的提高。
[0057]圖6為圖2所示逐次逼近型模數(shù)轉(zhuǎn)換器的工作時序圖。電路采用了異步時鐘產(chǎn)生電路來為二進(jìn)制搜尋過程提供時序控制。其中Clks為模數(shù)轉(zhuǎn)換器的采樣控制時鐘，占整個模數(shù)轉(zhuǎn)換過程的20%，信號Clk。為低噪聲動態(tài)比較器的控制時鐘，Clki則為比較器邏輯電路各個比較器的控制時鐘。如圖中所示，在采樣控制時鐘Clks的下降沿之后，控制時鐘Clk。的下降沿觸發(fā)動態(tài)比較器去采樣和比較輸入信號。隨后經(jīng)過一段時間延遲^后，異步的時序控制邏輯Clki從最高權(quán)重位到最低權(quán)重位依次變低來去驅(qū)動各自相應(yīng)的比較器，進(jìn)而逐步去采樣動態(tài)比較器的比較結(jié)果，反饋給開關(guān)電容網(wǎng)絡(luò)中的電容陣列，實(shí)現(xiàn)相應(yīng)的逐次逼近過程。這些時鐘在變低后的整個轉(zhuǎn)換過程中都會維持低電平直到本次轉(zhuǎn)換結(jié)束，然后在下次采樣開始又恢復(fù)為高電平，以實(shí)現(xiàn)正確的信號采樣。
[0058]整個開關(guān)電容網(wǎng)絡(luò)的二進(jìn)制電容陣列在比較器邏輯的控制下按二進(jìn)制搜尋的方式工作，逐步的逼近采樣得到的輸入信號，以轉(zhuǎn)換生成對應(yīng)的數(shù)字信號。
[0059]需要說明的是，本實(shí)施例中電容和開關(guān)的編號僅為方便說明之用，本領(lǐng)域技術(shù)人員可以根據(jù)需要調(diào)整其排布順序，同樣應(yīng)當(dāng)在本發(fā)明的保護(hù)范圍之內(nèi)。
[0060]本實(shí)施例逐次逼近型模數(shù)轉(zhuǎn)換器的硬件結(jié)構(gòu)介紹完畢，以下介紹其模數(shù)轉(zhuǎn)換的具體過程。請參照圖2?圖6，本實(shí)施例逐次逼近型模數(shù)轉(zhuǎn)換器的工作過程分為兩個階段-采樣階段和模數(shù)轉(zhuǎn)換周期。
[0061]采樣階段:
[0062]正相開關(guān)電容網(wǎng)絡(luò)中各電容的上極板連接到差分輸入信號的第一輸入端，負(fù)相電容網(wǎng)絡(luò)中各電容的上極板則連接到差分輸入信號的第二輸入端，進(jìn)行差分輸入信號的采樣過程。在采樣過程中，正相開關(guān)電容網(wǎng)絡(luò)和負(fù)相開關(guān)電容網(wǎng)絡(luò)的工作過程相同，具體如下:
[0063]開關(guān)電容網(wǎng)絡(luò)中電容C1的下極板連接正參考電壓V ■，電容(:2到CN_2的下極板連接到負(fù)參考電壓VKEFN，以使得在后續(xù)轉(zhuǎn)換過程中動態(tài)比較器兩輸入端的共模電平的變化范圍較?。?br>[0064]最低位電容CV1的下極板連接到半?yún)⒖茧妷篤 CM,來實(shí)現(xiàn)半?yún)⒖茧妷旱谋容^功能。
[0065]模數(shù)轉(zhuǎn)換周期:
[0066]首先，正相開關(guān)電容網(wǎng)絡(luò)和負(fù)相開關(guān)電容網(wǎng)絡(luò)斷開和差分輸入信號的連接開關(guān)Dsample;開關(guān)電容網(wǎng)絡(luò)中所有電容的下極板的連接方式保持不變，動態(tài)比較器進(jìn)行第一次輸入信號的比較過程；
[0067]如果動態(tài)比較器第一輸入端電壓Vw大于第二輸入端電壓V 0N,即差分輸入信號的第一輸入端電壓大于第二輸入端電壓，那么動態(tài)比較器的第一輸出端Vtotp輸出為高電平，第二輸出端％_為低電平，然后該結(jié)果由比較器邏輯電路中Clk i對應(yīng)的比較器寄存，并根據(jù)該寄存結(jié)果，控制正相開關(guān)電容網(wǎng)絡(luò)和反相電容網(wǎng)絡(luò)的最高位電容的下極板開關(guān)連接正參考電壓Vkefp或者負(fù)參考電壓V !(!^又或者保持開關(guān)不動作，然后開關(guān)電容網(wǎng)絡(luò)開始電荷重分布;
[0068]當(dāng)開關(guān)電容網(wǎng)絡(luò)電荷重分布完成后，動態(tài)比較器再次比較第一輸入端電壓Vqp和第二輸入端電壓重復(fù)之前的過程，依次進(jìn)行下去，直到最低為cN_i，CV1的執(zhí)行過程和前面相同，只是將正參考電壓換做了半?yún)⒖茧妷篤cm,得到最低位；
[0069]待該位轉(zhuǎn)換完成后，將所有的轉(zhuǎn)換一進(jìn)制碼與入控制電路寄存器中，完成最終的模數(shù)轉(zhuǎn)換過程。
[0070]需要說明的是，上述實(shí)施例以8或10位精度的逐次逼近型模數(shù)轉(zhuǎn)換器進(jìn)行說明，但本發(fā)明可以適用于N ^3的任何位精度的逐次逼近型模數(shù)轉(zhuǎn)換器。
[0071]至此，已經(jīng)結(jié)合附圖對本發(fā)明實(shí)施例進(jìn)行了詳細(xì)描述。依據(jù)以上描述，本領(lǐng)域技術(shù)人員應(yīng)當(dāng)對本發(fā)明逐次逼近型模數(shù)轉(zhuǎn)換器有了清楚的認(rèn)識。
[0072]需要說明的是，在附圖或說明書正文中，未繪示或描述的實(shí)現(xiàn)方式，均為所屬技術(shù)領(lǐng)域中普通技術(shù)人員所知的形式，并未進(jìn)行詳細(xì)說明。此外，上述對各元件和方法的定義并不僅限于實(shí)施例中提到的各種具體結(jié)構(gòu)、形狀或方式，本領(lǐng)域普通技術(shù)人員可對其進(jìn)行簡單地更改或替換。
[0073]綜上所述，本發(fā)明基于比較器邏輯的減小數(shù)字邏輯延遲的單通道高速逐次逼近型模數(shù)轉(zhuǎn)換器，可以實(shí)現(xiàn)寬帶范圍的模擬信號到數(shù)字信號的轉(zhuǎn)換功能，可應(yīng)用在傳感器信號檢測和數(shù)據(jù)通信系統(tǒng)中，具有電路結(jié)構(gòu)簡單、功耗小、面積小、集成度高等優(yōu)點(diǎn)，適用于各種中等精度要求、較高速度的無線和有線通信場合，以及作為更高轉(zhuǎn)換速率的時間交織類型ADC的一個單獨(dú)通道子ADC的應(yīng)用場合，具有較好的推廣應(yīng)用前景。
[0074]以上所述的具體實(shí)施例，對本發(fā)明的目的、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步詳細(xì)說明，所應(yīng)理解的是，以上所述僅為本發(fā)明的具體實(shí)施例而已，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種逐次逼近型模數(shù)轉(zhuǎn)換器，其特征在于，包括:開關(guān)電容網(wǎng)絡(luò)、動態(tài)比較器和比較器邏輯電路； 開關(guān)電容網(wǎng)絡(luò)包括:正相開關(guān)電容網(wǎng)絡(luò)和反相開關(guān)電容網(wǎng)絡(luò)；其中，正相開關(guān)電容網(wǎng)絡(luò)和反相開關(guān)電容網(wǎng)絡(luò)的結(jié)構(gòu)相同，連接方式對稱，均包括N-1個電容；差分輸入信號的第一輸入端(Vip)經(jīng)過正相開關(guān)電容網(wǎng)絡(luò)后，連接至動態(tài)比較器的第一輸入端。差分輸入信號的第二輸入端(Vin)經(jīng)過反相開關(guān)電容網(wǎng)絡(luò)后，連接至動態(tài)比較器的第二輸入端； 比較器邏輯電路包括N個比較器；該N個比較器的第一輸入端共同連接至