一種四相位數(shù)模轉(zhuǎn)換方法及數(shù)模轉(zhuǎn)換器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路技術(shù)領(lǐng)域，尤其涉及一種四相位數(shù)模轉(zhuǎn)換方法及數(shù)模轉(zhuǎn)換器。
【背景技術(shù)】
[0002]超高速數(shù)模轉(zhuǎn)換器在寬帶無線通信、高速任意波形發(fā)生器、寬帶光纖通信等領(lǐng)域有廣泛應(yīng)用，是相關(guān)系統(tǒng)中的核心器件。在這些應(yīng)用中，對數(shù)模轉(zhuǎn)換器的采樣率有較高要求，從數(shù)GSPS到數(shù)十GSPS不等，這對于傳統(tǒng)電路結(jié)構(gòu)提出了嚴(yán)峻的挑戰(zhàn)。在傳統(tǒng)的電流舵型數(shù)模轉(zhuǎn)換器中，電路內(nèi)部時鐘頻率與采樣率相同，對于高速數(shù)模轉(zhuǎn)換器而言，這意味著內(nèi)部時鐘頻率也需要達(dá)到數(shù)GHz到數(shù)十GHz。然而，受到互連線寄生、晶體管性能等因素的制約，電路內(nèi)部時鐘頻率很難提高，這成為了限制采樣率進(jìn)一步提高的瓶頸。
[0003]為了緩解這一矛盾，采樣率大于IGSPS的模數(shù)轉(zhuǎn)換器中通常采用雙邊沿采樣技術(shù)，使電路分別在時鐘信號的上升沿和下降沿刷新輸出信號，從而使得電路內(nèi)部最高時鐘頻率降低為采樣率的一半，降低了對時鐘分配網(wǎng)絡(luò)和時鐘驅(qū)動電路帶寬的要求。在最高時鐘頻率不變的前提下，電路可以實現(xiàn)的最高采樣率比傳統(tǒng)電路結(jié)構(gòu)高一倍，有效提高了數(shù)模轉(zhuǎn)換器的采樣率。
[0004]然而隨著通信帶寬的拓展，對數(shù)模轉(zhuǎn)換器采樣率的要求越來越高，例如，應(yīng)用于100G光通信網(wǎng)絡(luò)中的超高速數(shù)模轉(zhuǎn)換器，采樣率已經(jīng)達(dá)到64GSPS，因此，雙邊沿采樣技術(shù)也已經(jīng)不能滿足應(yīng)用的需求，這就需要相對雙邊沿采樣技術(shù)，進(jìn)一步降低電路內(nèi)部時鐘頻率。

【發(fā)明內(nèi)容】

[0005]本發(fā)明實施例的目的是為了解決現(xiàn)有技術(shù)中雙邊沿采樣技術(shù)無法滿足更高采樣率的需求的問題，提供一種可進(jìn)一步降低時鐘頻率的四相位數(shù)模轉(zhuǎn)換方法及數(shù)模轉(zhuǎn)換器。
[0006]為實現(xiàn)上述目的，本發(fā)明采用的技術(shù)方案為:1 一種四相位數(shù)模轉(zhuǎn)換方法，包括:
[0007]使經(jīng)四次采樣得到的四組數(shù)據(jù)流與內(nèi)部基準(zhǔn)時鐘同步，其中，每組數(shù)據(jù)流具有η路數(shù)據(jù)流，η為所述四相位數(shù)模轉(zhuǎn)換器的分辨率；
[0008]對所述內(nèi)部基準(zhǔn)時鐘進(jìn)行90度相位延遲，得到內(nèi)部延遲時鐘，所述內(nèi)部基準(zhǔn)時鐘和所述內(nèi)部延遲時鐘在所述內(nèi)部基準(zhǔn)時鐘的一個周期內(nèi)產(chǎn)生四個邊沿；
[0009]使同步后的四組數(shù)據(jù)流對應(yīng)在所述四個邊沿處分時輸出，以合成一組數(shù)據(jù)流；
[0010]將所述合成的一組數(shù)據(jù)流轉(zhuǎn)換為模擬信號。
[0011]優(yōu)選的是，所述使同步后的四組數(shù)據(jù)流對應(yīng)在所述四個邊沿處分時輸出，以合成一組數(shù)據(jù)流包括:
[0012]對同步后的四組數(shù)據(jù)流進(jìn)行逐級合成，第一級對同步后的四組數(shù)據(jù)流兩兩配對，且使相互配對的兩組數(shù)據(jù)流分別在所述內(nèi)部基準(zhǔn)時鐘的高電平和低電平期間輸出，以將同步后的四組數(shù)據(jù)流合成兩組數(shù)據(jù)流；第二級使第一級輸出的兩組數(shù)據(jù)流分別在所述內(nèi)部延遲時鐘的高電平和低電平期間輸出，以將同步后的四組數(shù)據(jù)流合成一組數(shù)據(jù)流。
[0013]優(yōu)選的是，所述方法還包括:
[0014]鑒別所述內(nèi)部基準(zhǔn)時鐘與所述內(nèi)部延遲時鐘之間的相位差；
[0015]根據(jù)鑒別結(jié)果糾正所述內(nèi)部基準(zhǔn)時鐘與所述內(nèi)部延遲時鐘之間的相位差。
[0016]為了實現(xiàn)上述目的，本發(fā)明采用的技術(shù)方案為:一種四相位數(shù)模轉(zhuǎn)換器，包括:
[0017]同步電路，用于使經(jīng)四次采樣得到的四組數(shù)據(jù)流與內(nèi)部基準(zhǔn)時鐘同步，其中，每組數(shù)據(jù)流具有η路數(shù)據(jù)流，η為所述四相位數(shù)模轉(zhuǎn)換器的分辨率；
[0018]延遲調(diào)節(jié)電路，用于對所述內(nèi)部基準(zhǔn)時鐘進(jìn)行90度相位延遲，得到內(nèi)部延遲時鐘，所述內(nèi)部基準(zhǔn)時鐘和所述內(nèi)部延遲時鐘在所述內(nèi)部基準(zhǔn)時鐘的一個周期內(nèi)產(chǎn)生四個邊沿；
[0019]復(fù)用電路，用于使同步后的四組數(shù)據(jù)流對應(yīng)在所述四個邊沿處分時輸出，以合成一組數(shù)據(jù)流；以及，
[0020]電流開關(guān)陣列，用于將所述復(fù)用電路輸出的一組數(shù)據(jù)流轉(zhuǎn)換為模擬信號。
[0021]優(yōu)選的是，所述復(fù)用電路包括用于對同步后的四組數(shù)據(jù)流進(jìn)行逐級合成的兩級復(fù)用電路，第一級復(fù)用電路對同步后的四組數(shù)據(jù)流兩兩配對，且使相互配對的兩組數(shù)據(jù)流分別在所述內(nèi)部基準(zhǔn)時鐘的高電平和低電平期間輸出，以將同步后的四組數(shù)據(jù)流合成兩組數(shù)據(jù)流；第二級復(fù)用電路使第一級輸出的兩組數(shù)據(jù)流分別在所述內(nèi)部延遲時鐘的高電平和低電平期間輸出，以將同步后的四組數(shù)據(jù)流合成一組數(shù)據(jù)流。
[0022]優(yōu)選的是，所述第一級復(fù)用電路具有兩組第一級復(fù)用單元，每組第一級復(fù)用單元使同步后的相互配對的兩組數(shù)據(jù)流分別在所述內(nèi)部基準(zhǔn)時鐘的高電平和低電平期間輸出；
[0023]每個第一級復(fù)用單元包括第一數(shù)據(jù)流通路、第二數(shù)據(jù)流通路和第一級選通門，所述第一數(shù)據(jù)流通路包括順次級聯(lián)的第一鎖存器和第二鎖存器，所述第一鎖存器和第二鎖存器的作用時鐘分別為所述內(nèi)部基準(zhǔn)時鐘和負(fù)的所述內(nèi)部基準(zhǔn)時鐘；所述第二數(shù)據(jù)流通路包括順次級聯(lián)的第三鎖存器、第四鎖存器和第五鎖存器，所述第三鎖存器和第五鎖存器的作用時鐘為所述內(nèi)部基準(zhǔn)時鐘，所述第四鎖存器的作用時鐘為負(fù)的所述內(nèi)部基準(zhǔn)時鐘；所述第一級選通門在所述內(nèi)部基準(zhǔn)時鐘為低電平期間選通所述第一數(shù)據(jù)流通路，在所述內(nèi)部基準(zhǔn)時鐘為高電平期間選通所述第二數(shù)據(jù)流通路。
[0024]優(yōu)選的是，所述第二級復(fù)用電路包括一組第二級復(fù)用單元，所述第二級復(fù)用單元為第二級選通門，所述一組第二級復(fù)用單元在所述內(nèi)部延遲時鐘為低電平期間選通一組第一級復(fù)用單元，在所述內(nèi)部延遲時鐘為高電平期間選通另一組第一級復(fù)用單元。
[0025]優(yōu)選的是，所述四相位數(shù)模轉(zhuǎn)換器還包括時鐘校準(zhǔn)電路，所述時鐘校準(zhǔn)電路用于鑒別所述內(nèi)部基準(zhǔn)時鐘與所述內(nèi)部延遲時鐘之間的相位差；所述延遲調(diào)節(jié)電路還用于根據(jù)鑒別結(jié)果糾正所述內(nèi)部基準(zhǔn)時鐘與所述內(nèi)部延遲時鐘之間的相位差。
[0026]本發(fā)明的有益效果在于，本發(fā)明的四相位數(shù)模轉(zhuǎn)換方法及數(shù)模轉(zhuǎn)換器利用兩個頻率相同的內(nèi)部時鐘使在內(nèi)部基準(zhǔn)時鐘的一個周期內(nèi)經(jīng)四次采樣得到的碼流為Fs/4的四組數(shù)據(jù)流分別在內(nèi)部時鐘產(chǎn)生的四個邊沿處輸出，以將四組數(shù)據(jù)流合成一組碼流為Fs的一組數(shù)據(jù)流，進(jìn)而可在內(nèi)部時鐘頻率為采樣率的1/4倍的情況下進(jìn)行數(shù)模轉(zhuǎn)換。
【附圖說明】
[0027]圖1為根據(jù)本發(fā)明所述四相位數(shù)模轉(zhuǎn)換方法的一種實施方式的流程圖；
[0028]圖2為根據(jù)本發(fā)明所述四相位數(shù)模轉(zhuǎn)換器的一種實施方式的方框原理圖；
[0029]圖3為圖2所示四相位數(shù)模轉(zhuǎn)換器的一種實施例的結(jié)構(gòu)示意圖；
[0030]圖4為圖3所示四相位數(shù)模轉(zhuǎn)換器進(jìn)行數(shù)據(jù)流合成的時序邏輯圖；
[0031]圖5為第一級復(fù)位單元的一種實施方式的結(jié)構(gòu)示意圖；
[0032]圖6為圖3所示實施例的復(fù)位電路的一種實施方式的結(jié)構(gòu)示意圖。
【具體實施方式】
[0033]下面詳細(xì)描述本發(fā)明的實施例，所述實施例的示例在附圖中示出，其中自始至終相同或類似的標(biāo)號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實施例是示例性的，僅用于解釋本發(fā)明，而不能解釋為對本發(fā)明的限制。
[0034]如圖1所示，本發(fā)明的四相位數(shù)模轉(zhuǎn)換方法包括如下步驟:
[0035]步驟SO:對所述內(nèi)部基準(zhǔn)時鐘進(jìn)行90度相位延遲，得到內(nèi)部延遲時鐘，使內(nèi)部延遲時鐘與內(nèi)部基準(zhǔn)時鐘具有相同的頻率，但不同的相位，兩個時鐘在內(nèi)部基準(zhǔn)時鐘的一個周期內(nèi)共產(chǎn)生四個邊沿(包括上升沿及下降沿)。
[0036]步驟S1:使經(jīng)四次采樣(即在內(nèi)部基準(zhǔn)時鐘的一個周期內(nèi)完成四次采樣)得到的四組數(shù)據(jù)流與內(nèi)部基準(zhǔn)時鐘同步，即四組數(shù)據(jù)流的碼流為Fs/4，其中，每組數(shù)據(jù)流具有η路數(shù)據(jù)流，n、Fs分別為四相位數(shù)模轉(zhuǎn)換器的分辨率和采樣率，在此，可利用4η個D觸發(fā)器實現(xiàn)四組共4η路數(shù)據(jù)流的同步。
[0037]步驟S2:如圖3和圖4所示，使同步后的四組碼流為Fs/4的數(shù)據(jù)流對應(yīng)在四個邊沿處分時輸出，即在邊沿到達(dá)時，輸出下一組數(shù)據(jù)流，每組數(shù)據(jù)流的保持時間為內(nèi)部基準(zhǔn)時鐘的周期的四分之一，這樣，即可將四組數(shù)據(jù)流合成一組碼流為Fs數(shù)據(jù)流。
[0038]步驟S3:將合成的一組數(shù)據(jù)流轉(zhuǎn)換為模擬信號，該步驟為數(shù)模轉(zhuǎn)換的通用步驟，具體是通過電流開關(guān)陣列實現(xiàn)，該電流開關(guān)陣列例如是權(quán)電阻網(wǎng)絡(luò)、倒T型電阻網(wǎng)絡(luò)、權(quán)電流型或電流舵型等，其中的電流舵型特別適合進(jìn)行高采用率的數(shù)模轉(zhuǎn)換。
[0039]為了簡化數(shù)據(jù)流合成的結(jié)構(gòu)及內(nèi)部時鐘的分配方案，上述步驟S2中使同步后的四組數(shù)據(jù)流對應(yīng)在四個邊沿處分時輸出，以合成一組數(shù)據(jù)流可具體包括:對同步后的四組數(shù)據(jù)流進(jìn)行逐級合成，第一級對同步后的四組數(shù)據(jù)流兩兩配對，且使相互配對的兩組數(shù)據(jù)流分別在所述內(nèi)部基準(zhǔn)時鐘的高電平和低電平期間輸出，以將同步后的四組數(shù)據(jù)流合成兩組數(shù)據(jù)流；第二級使第一級輸出的兩組數(shù)據(jù)流分別在所述內(nèi)部延遲時鐘的高電平和低電平期間輸出，以將同步后的四組數(shù)據(jù)流合成一組數(shù)據(jù)流。圖4示出了四相位數(shù)模轉(zhuǎn)換方法的數(shù)據(jù)流合成的一種時序圖，四組數(shù)據(jù)流Ap B1, C1, D1于第一級先在內(nèi)部基準(zhǔn)時鐘CLKA的作用下合成兩組數(shù)據(jù)流，其中數(shù)據(jù)流組A1與數(shù)據(jù)流組D1相互配對，數(shù)據(jù)流組B1與數(shù)據(jù)流組C1相互配對，所合成的兩組數(shù)據(jù)流于第二級在內(nèi)部延遲時鐘CLKB的作用下最終合成為一組。本領(lǐng)域技術(shù)人員應(yīng)當(dāng)清楚的是，本發(fā)明的方法對內(nèi)部時鐘的分配并不局限于上述實施例，只要可以保證經(jīng)同步的四組數(shù)據(jù)流于不同的邊沿分時輸出即可實現(xiàn)本發(fā)明的目的。
[0040]為了保證經(jīng)內(nèi)部基準(zhǔn)時鐘延遲得到的其余內(nèi)部時鐘的相位的準(zhǔn)確度，本發(fā)明的方法還可包括如下步驟: