漏極和第四M0S管MP4的漏極連接，源極與CS端連接，漏極與DRN端連接。M0S管M的柵極和漏極之間還有寄生電容Cgd。
[0042] 第二反相器INV2 -端與邏輯控制電路D連接，輸入邏輯控制電路的輸出信號PWM_ 0N，另一端與第三MOS管的柵極和第四MOS管的柵極連接。
[0043] 第四M0S管的源極與VCC端連接。
[0044] 第一M0S管、第二M0S管、第三M0S管和第六M0S管是N型M0S管。第四M0S管和 第五M0S管是P型M0S管。
[0045] 第一電阻R1和第二電阻R2具有相同的電阻值Rx和尺寸，第一M0S管麗1和第二 M0S管麗2具有相同的尺寸和數(shù)目，第一電流源11和第二電流源12的比值為I2/11>1。第 三M0S管麗3和第四M0S管M0S管MP4構(gòu)成驅(qū)動電路用以驅(qū)動M0S管M的柵極Gate。
[0046] 過零電流檢測電路的工作原理如下：
[0047] 在M0S管M處于關(guān)斷狀態(tài)時，邏輯控制電路的輸出信號PWM_0N和GATE信號為低， Rn_shunt信號為低，PU信號為高，由于沒有電流流過電阻Rn，所以Vr處的電壓和CS端的 電壓一致。因為第一電流源II和第二電流源12的不一致12的電流值大于II，所以Vx端 的電壓會被第二電流源12拉高，導致電感電流過零信號ZCD被置為低。當電感L1的電流 逐漸減小到〇隨后開始改變方向時，DRN端的電壓開始下降。由于寄生電容Cgd的存在，電 流會從電容的正極板流出，同時會有相同的電流從CS端經(jīng)電阻Rn和第三M0S管麗3流入 寄生電容Cgd的負極板。這會導致Vr的電壓低于CS端，當Vr的電壓減小到如下值時，
[0048] Vr=-(A-1) ?I?Rx+Vcs，
[0049] 會有I*A的電流值流過第二MOS管麗2,Vx電壓開始被拉低，從而導致電感電流過 零信號ZCD從低變?yōu)楦摺?br>[0050] 邏輯控制電路收到電感電流過零信號ZCD由低變高的動作后，便會將邏輯控制電 路的輸出信號PWM_〇N從低變?yōu)楦?，從而使M0S管M由關(guān)斷變?yōu)閷顟B(tài)。導致電感電流過 零信號ZCD由變低高的DRN端的電壓斜率值為
[0051]
[0052] 圖4是恒流LED驅(qū)動電路從導通到關(guān)斷時的波形圖。
[0053] 外部信號的延時td是為了防止M0S管M開關(guān)瞬間造成的誤觸發(fā)。信號外部信 號Rn_shunt的延時td是為了控制第六M0S管MN6的開關(guān)狀態(tài)，從而避免電阻Rn影響M0S 管驅(qū)動電路關(guān)斷M0S管M。
[0054] 附參數(shù)定義如下：
[0055] VDCIN-一輸入直流電壓
[0056] Vied--LED負載兩端壓降
[0057] Iind--電感電流
[0058] Lm--電感L1的電感值
[0059] Vcs一一電流檢測電阻Rs兩端壓降參考點為地
[0060] Vcc--儲能電容C2兩端壓降參考點為地
[0061] VA一一峰值電流檢測電路輸出電壓參考點為地引腳CS
[0062] Vref_pk一一峰值電流檢測設(shè)定電壓參考點為地引腳CS
[0063] Gate- -M0S管M的柵極信號
[0064] PffM_0N--邏輯控制電路的輸出信號
[0065] ZCD --電感電流過零信號ZCD
[0066] Vpk一一峰值電流到達信號。
【主權(quán)項】
1. 一種三引腳臨界模式LED驅(qū)動芯片的過零電流檢測電路，其特征在于： 第一 MOS管（MNl)的源極與第一電阻（Rl)的一端連接，漏極與第一電流源（Il)的一 端連接，柵極與第二MOS管（MN2)的柵極連接，柵極還與漏極相連； 第二MOS管（MN2)的源極與第二電阻（R2)的一端連接，漏極與第二電流源（12)的一 端連接，漏極還與第一反相器（INVl)連接后，輸出電感電流過零信號ZCD ; 第五MOS管（MP5)的源極與VCC端連接，漏極與第二MOS管（MN2)的漏極連接，源極接 外部信號PU ; 第六MOS管（MN6)的源極與CS端連接，漏極與MOS管驅(qū)動電路（E)連接，柵極接外部 信號 Rn_shunt ; 電阻（Rn) -端與第六MOS管（MN6)的漏極連接，另一端與CS端連接； 第一電阻（Rl)的另一端與CS端連接，第二電阻（R2)的另一端與第六MOS管（MN6)的 漏極連接，第一電流源（Il)和第二電流源（12)的另一端都與VCC端連接。2. 根據(jù)權(quán)利要求1所述的三引腳臨界模式LED驅(qū)動芯片的過零電流檢測電路，其特征 在于： 第一 MOS管、第二MOS管和第六MOS管是N型MOS管；第五MOS管是P型MOS管。3. 根據(jù)權(quán)利要求1所述的三引腳臨界模式LED驅(qū)動芯片的過零電流檢測電路，其特征 在于：第一電阻Rl和第二電阻R2具有相同的電阻值。4. 根據(jù)權(quán)利要求1所述的三引腳臨界模式LED驅(qū)動芯片的過零電流檢測電路，其特征 在于：第一 MOS管（MNl)和第二MOS管（MN2)具有相同的尺寸和數(shù)目。5. 根據(jù)權(quán)利要求1所述的三引腳臨界模式LED驅(qū)動芯片的過零電流檢測電路，其特征 在于：第一電流源（Il)和第二電流源（12)的比值大于1。6. -種三引腳臨界模式LED驅(qū)動芯片，其特征在于： 包括如權(quán)利要求1至5中任意一項所述的過零電流檢測電路（F)、低壓供電電路（A)、 峰值電流檢測電路（B)、比較器（C)、邏輯控制電路（D)、M0S管驅(qū)動電路（E)和MOS管（M)， 且具有VCC端、DRN端和CS端； 低壓供電電路（A)從DRN端輸入高壓，輸出低壓至VCC端給芯片內(nèi)部的供電； 峰值電流檢測電路（B)檢測并計算電感的峰值電流，并輸出峰值電流代表電壓； 電壓比較器（C)比較輸出峰值電流代表電壓和峰值電流檢測設(shè)定電壓并輸出峰值電 流到達信號； 過零電流檢測電路（F)探測電感電流過零點并輸出電感電流過零信號； 邏輯控制電路（D)輸入信號峰值電流到達信號和電感電流過零信號并通過MOS管驅(qū)動 電路（E)控制MOS管（M)的開關(guān)狀態(tài)；邏輯控制電路（E)還通過輸出信號來控制低壓供電 電路（A)的工作狀態(tài)。7. 根據(jù)權(quán)利要求6所述的三引腳臨界模式LED驅(qū)動芯片，其特征在于： 邏輯控制電路（E)還通過輸出邏輯控制信號來控制低壓供電電路（A)的工作狀態(tài)。8. 根據(jù)權(quán)利要求6所述的三引腳臨界模式LED驅(qū)動芯片，其特征在于：M0S管驅(qū)動電路 (E)結(jié)構(gòu)為，第三MOS管（MN3)的源極與過零電流檢測電路（F)連接； MOS管（M)的柵極與第三MOS管（MN3)的漏極和第四MOS管（MP4)的漏極連接，源極與 CS端連接，漏極與DRN端連接。MOS管（M)的柵極和漏極之間還有寄生電容（Cgd); 第二反相器（INV2) -端與邏輯控制電路（D)連接，輸入邏輯控制電路的輸出信號，另 一端與第三MOS管（MN3)的柵極和第四MOS管（MP4)的柵極連接； 第四MOS管（MP4)的源極與VCC端連接。9. 一種恒流LED驅(qū)動電路，其特征在于：包括整流橋、第一電容（Cl)、電感（LI)、LED 負載、如權(quán)利要求6所述的三引腳臨界模式LED驅(qū)動芯片、第二電容（C2)、電流檢測電阻 (Rcs)、續(xù)流二極管（D5)和第三電容（C3); 交流輸入經(jīng)整流橋后經(jīng)輸入第一電容（Cl)濾波后，產(chǎn)生一直流電壓給LED負載供電； 電感（LI) 一端連接LED負載的負端，另一端連接驅(qū)動芯片的DRN端； 第二電容（C2) -端與VCC端連接，另一端接地； 電流檢測電阻（Rcs) -端與CS端連接，另一端接地； 第三電容（C3)和續(xù)流二極管（D5)都與LED負載并聯(lián)。
【專利摘要】本發(fā)明提供一種三引腳臨界模式LED驅(qū)動芯片的過零電流檢測電路，結(jié)構(gòu)如下：第一MOS管的源極與第一電阻R1的一端連接，漏極與第一電流源的一端連接，柵極與第二MOS管的柵極連接，柵極還與漏極相連；第二MOS管的源極與第二電阻的一端連接，漏極與第二電流源的一端連接，漏極還與第一反相器連接后，輸出電感電流過零信號ZCD；第五MOS管MP5的源極與VCC端連接，漏極與第二MOS管MN2的漏極連接，源極接外部信號PU；第六MOS管MN6的源極與CS端連接，漏極與MOS管驅(qū)動電路E連接，柵極接外部信號Rn_shunt。其優(yōu)點在于實現(xiàn)三接線端的臨界模式LED驅(qū)動芯片的CS端既連接電流采樣電阻，又作為芯片的參考0電位。
【IPC分類】H05B37/00, H05B37/02
【公開號】CN105007644
【申請?zhí)枴緾N201510437175
【發(fā)明人】張義, 李應(yīng)天, 張翌, 王虎剛, 陳 光
【申請人】寧波拓撲思科電子科技有限公司
【公開日】2015年10月28日
【申請日】2015年7月23日