一種千兆赫高速采樣信號的多相數(shù)字下變頻方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及信號處理技術(shù)領(lǐng)域，具體涉及一種千兆赫高速采樣信號的多相數(shù)字下 變頻方法。
【背景技術(shù)】
[0002] 數(shù)字下變頻的基本功能是將速率較高的數(shù)字中頻信號下變頻為數(shù)字基帶信號，并 通過抽取降低信號的采樣速率。圖1是數(shù)字下變頻的基本模型。圖中將高速A/D轉(zhuǎn)換器的 輸出信號送入數(shù)字下變頻器，經(jīng)兩個相乘器所構(gòu)成的數(shù)字正交混頻器后，將輸入的數(shù)字信 號和復(fù)正弦信號產(chǎn)生器產(chǎn)生的正交正弦信號相乘，相乘結(jié)果為I、Q兩路信號；再分別經(jīng)抽 取和濾波后輸出數(shù)據(jù)速率降低了的數(shù)字基帶信號。
[0003] 假定A/D采樣后的中頻輸入信號為，在數(shù)字下變頻的基本模型中首先與數(shù)字本振 信號進(jìn)行乘積，得到同相信號和正交信號，即
[0004] xc (η) = X (n) cos (2 n f〇n) (I)
[0005] xs (η) = χ (η) sin (2 π f0n) (2)
[0006] 再經(jīng)過抽取濾波之后，得到I通道和Q通道的輸出結(jié)果：
[0007] X1 (n) = xc (n) h (η) (3)
[0008] xQ (η) = xs (n) h (η) (4)
[0009] 上述過程便是傳統(tǒng)的數(shù)字下變頻方案。
[0010] 對高速采樣的寬帶信號抽取濾波而言，存在著難以調(diào)和的矛盾：
[0011] (1)高倍抽取與信號高保真度之間的矛盾。對高速采樣信號進(jìn)行高倍抽取，可以降 低信號數(shù)據(jù)速率，進(jìn)而降低后續(xù)濾波等處理的實現(xiàn)難度。但是從信號時域測量角度，被測信 號的時域特性要盡可能無失真的接收和存儲，要求信號采樣率盡可能高。
[0012] (2)高倍抽取與大分析帶寬之間的矛盾。高倍抽取降低信號采樣速率，增加數(shù)字下 變頻在工程上的可實現(xiàn)性，但是高達(dá)500MHz的分析帶寬要求信號采樣速率要盡可能高，從 而避免欠采樣導(dǎo)致信號混疊失真。
[0013] 另外，在FPGA硬件平臺上實現(xiàn)圖1所示的經(jīng)典數(shù)字下變頻會遇到如下幾個問題：
[0014] (1)中頻信號采樣速率較高時（大于200MHz)，F(xiàn)PGA無法用普通I/O引腳接收；
[0015] (2)用常用的查表法無法實現(xiàn)高速NCO ;
[0016] (3)混頻器用到的高速乘法器無法實現(xiàn)；
[0017] (4)抽取濾波器中的高速乘法器和加法器實現(xiàn)困難。
[0018] 綜上可知，傳統(tǒng)數(shù)字下變頻方法已經(jīng)不適用與大帶寬高速采樣信號的處理，必須 采用信號處理新結(jié)構(gòu)和新方法。

【發(fā)明內(nèi)容】

[0019] 針對現(xiàn)有技術(shù)存在的缺陷，本發(fā)明的目的在于提出一種千兆赫高速米樣信號的多 相數(shù)字下變頻方法，通過將輸入信號和本振信號進(jìn)行多相分解，對M組輸入信號和本振信 號的并行子序列進(jìn)行混頻，以降低每組子序列信號的數(shù)據(jù)速率，在低工作頻率上實現(xiàn)高速 采樣信號的正交混頻處理。
[0020] 為達(dá)上述目的，一方面，本發(fā)明提供一種千兆赫高速采樣信號的多相數(shù)字下變頻 方法，包括：
[0021 ] 將數(shù)字混頻器的中頻輸入信號X (η)等延遲分解為M項：
[0022]
[0023] 將所述混頻本振信號Lo (η)等延遲分解為M項：
[0024]
[0025] 將Xi (η)和Loq (η)--對應(yīng)進(jìn)行正交混頻，得到M個輸出信號y; (η);
[0026] 將該M個輸出信號yi (η)等效為y (η):
[0027]
[0028] 另一方面，本發(fā)明提供一種千兆赫高速采樣信號的多相數(shù)字下變頻電路，包括：
[0029] M組數(shù)字下變頻電路，用于分別對M組中頻輸入信號X1 (η)與M組混頻本振信號 Loq (η)--對應(yīng)進(jìn)行正交混頻；M為正整數(shù)，i e (〇，M-l)，q e (〇，Μ-1);
[0030] M組多相濾波器，用于分別對M組正交混頻后的信號進(jìn)行抽取和濾波；
[0031] 其中，每相鄰兩組中頻輸入信號X1 (η)之間，以及每相鄰兩組混頻本振信號Loq(η) 之間，間隔相同的時鐘周期。
[0032] 本發(fā)明能夠達(dá)到以下有益效果：
[0033] 本發(fā)明利用多相分解思想，將GHz及其以上高速采樣信號多相分解為多個低采樣 率的子信號序列，并對每個子序列分別進(jìn)行正交混頻和多相濾波處理，最后在低工作頻率 上通過數(shù)值計算實現(xiàn)了高速采樣信號的正交數(shù)字下變頻處理，顯著降低了高速采樣信號正 交數(shù)字下變頻處理的復(fù)雜度；另外，本發(fā)明通過結(jié)構(gòu)擴(kuò)展和參數(shù)靈活設(shè)置，可以實現(xiàn)任意帶 寬、任意中頻信號的數(shù)字下變頻處理。
【附圖說明】
[0034] 為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn) 有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本 發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以 根據(jù)這些附圖獲得其他的附圖。
[0035] 圖1是現(xiàn)有技術(shù)中數(shù)字下變頻的基本模型示意圖；
[0036] 圖2是本實施例一種千兆赫高速采樣信號的多相數(shù)字下變頻方法的流程圖；
[0037] 圖3是本實施例一種千兆赫高速采樣信號的多相數(shù)字下變頻電路的結(jié)構(gòu)圖；
[0038] 圖4是寬帶高速采樣信號并行多組多相濾波實現(xiàn)框圖。
【具體實施方式】
[0039] 下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進(jìn)行清楚、完 整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例。基于 本發(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他 實施例，都屬于本發(fā)明保護(hù)的范圍。
[0040] 本發(fā)明利用多相并行處理技術(shù)主要解決了高速采樣信號的數(shù)字混頻的以下2個 問題：
[0041] UGHz及以上高速采樣信號的數(shù)字正交混頻問題。
[0042] 本發(fā)明采用多相分解方法改變高速采樣信號正交混頻結(jié)構(gòu)，在硬件低時鐘速率下 實現(xiàn)了高速采樣信號的正交混頻，解決了傳統(tǒng)單通道正交混頻方法無法對GHz及以上高速 采樣信號正交混頻的問題。
[0043] 2、GHz及以上高速采樣寬帶信號的多相濾波問題
[0044] 本發(fā)明的關(guān)鍵在于應(yīng)用輸入信號和本振信號多相分解的思想，將高速采樣的輸入 信號和本振信號表不成M組子序列信號的疊加，其中每一組子序列信號由高速米樣輸入信 號和本振信號每個M個依次延遲的序列值組成，從而將輸入信號和本振信號進(jìn)行多相分 解，降低了每組子序列信號的數(shù)據(jù)速率（與原高速采樣信號相比，采樣速率降低了 M倍）。 通過對M組輸入信號和本振信號的并行子序列進(jìn)行混頻，在低工作頻率上實現(xiàn)高速采樣信 號的正交混頻處理。
[0045] 實施例一
[0046] 圖2為本實施例一種千兆赫高速采樣信號的多相數(shù)字下變頻方法的流程圖，如圖 所示，包括：
[0047] 步驟201，將數(shù)字混頻器的中頻輸入信號x(n)等延遲分解為M項：
[0048]
[0049] 假設(shè)數(shù)字混頻器的輸入信號為X (η)，混頻本振信號為Lo (η)。輸入信號和本振信 號的采樣周期為Ts，采樣頻率為fs。則輸入信號χ(η)可以表示為
[0050]
[0051] 其中，\(kTs)為連續(xù)時間信號\(t)的采樣；δ (·)為狄拉克函數(shù)。
[0052] 為降低輸入信號的數(shù)據(jù)速率，將輸入信號X (η)進(jìn)行多相分解，分解為M組子序列