半導(dǎo)體存儲裝置的占空比校正電路的制作方法
【專利說明】半導(dǎo)體存儲裝置的占空比校正電路
[0001]相關(guān)申請的交叉引用
[0002]本申請是2011年3月3日向中華人民共和國國家知識產(chǎn)權(quán)局提交的申請?zhí)枮镹0.201110051002.X的中國專利申請的分案申請，所述中國專利申請(N0.201110051002.X)要求2010年10月29日向韓國知識產(chǎn)權(quán)局提交的韓國申請N0.10-2010-0106906的優(yōu)先權(quán)，其全部內(nèi)容通過引用合并在本文中。
技術(shù)領(lǐng)域
[0003]本發(fā)明涉及半導(dǎo)體集成電路，更具體而言涉及應(yīng)用在半導(dǎo)體存儲裝置中的占空比校正電路。
【背景技術(shù)】
[0004]半導(dǎo)體存儲裝置從外部接收時(shí)鐘并與輸入的時(shí)鐘同步地操作。如果從外部輸入的時(shí)鐘的占空比不正確，則半導(dǎo)體存儲裝置難以正常操作。因此，為了避免從外部輸入的時(shí)鐘的占空比變得不準(zhǔn)確的情形，設(shè)計(jì)了一種用于校正時(shí)鐘的占空比的電路并將其應(yīng)用在半導(dǎo)體存儲裝置中。總體來說，用于在半導(dǎo)體存儲裝置中校正時(shí)鐘的占空比的電路被稱為占空比校正電路。
[0005]當(dāng)半導(dǎo)體存儲裝置以高速操作時(shí)，輸入高頻外部時(shí)鐘。就這點(diǎn)而言，為了確保以高速操作的半導(dǎo)體存儲裝置的穩(wěn)定操作，必須確保用于校正時(shí)鐘的占空比的占空比校正電路的操作穩(wěn)定性。此外，為了符合半導(dǎo)體存儲裝置向低功耗和高面積效率的發(fā)展趨勢，在本技術(shù)領(lǐng)域中需要一種能夠降低功耗并具有提高的面積效率的占空比校正電路。

【發(fā)明內(nèi)容】

[0006]本文描述了一種半導(dǎo)體存儲裝置的占空比校正電路，所述占空比校正電路即使在高頻時(shí)鐘的情況下仍能夠確保穩(wěn)定的占空比校正操作，降低功耗并提高面積效率。
[0007]在本發(fā)明的一個(gè)實(shí)施例中，一種半導(dǎo)體存儲裝置的占空比校正電路包括:占空比校正單元，被配置為響應(yīng)于占空比校正范圍控制信號來確定占空比校正范圍，響應(yīng)于占空比校正碼來將輸入時(shí)鐘的占空比校正為落在所確定的占空比校正范圍內(nèi)，并產(chǎn)生占空比校正時(shí)鐘；占空比檢測單元，被配置為檢測占空比校正時(shí)鐘的占空比，并輸出占空比信息；以及占空比校正碼發(fā)生單元，被配置為基于占空比信息來產(chǎn)生占空比校正碼。
[0008]在本發(fā)明的另一個(gè)實(shí)施例中，一種半導(dǎo)體存儲裝置的占空比校正電路包括:占空比檢測單元，被配置為檢測占空比校正時(shí)鐘的占空比，并將第一占空比檢測信號或第二占空比檢測信號使能；占空比校正碼發(fā)生單元，被配置為響應(yīng)于第一占空比檢測信號和第二占空比檢測信號來增加和減少占空比校正碼的碼值；以及占空比校正單元，被配置為通過將時(shí)鐘延遲而產(chǎn)生延遲時(shí)鐘，響應(yīng)于時(shí)鐘和占空比校正碼來將用于確定公共節(jié)點(diǎn)的電壓電平的第一上拉驅(qū)動力和第一下拉驅(qū)動力傳送至公共節(jié)點(diǎn)，響應(yīng)于延遲時(shí)鐘和占空比校正碼來將用于確定公共節(jié)點(diǎn)的電壓電平的第二上拉驅(qū)動力和第二下拉驅(qū)動力傳送至公共節(jié)點(diǎn)，并通過驅(qū)動公共節(jié)點(diǎn)的電壓來產(chǎn)生占空比校正時(shí)鐘。
[0009]在本發(fā)明的另一個(gè)實(shí)施例中，一種半導(dǎo)體存儲裝置的占空比校正電路包括:占空比校正范圍設(shè)置部，被配置為將時(shí)鐘延遲并產(chǎn)生延遲時(shí)鐘；公共節(jié)點(diǎn)電壓確定部，被配置為在時(shí)鐘與延遲時(shí)鐘的電平彼此相同時(shí)響應(yīng)于上拉驅(qū)動力和下拉驅(qū)動力中的一個(gè)來確定公共節(jié)點(diǎn)的電壓電平，而在時(shí)鐘與延遲時(shí)鐘的電平彼此不同時(shí)基于占空比校正碼并響應(yīng)于上拉驅(qū)動力和下拉驅(qū)動力這兩者來確定公共節(jié)點(diǎn)的電壓電平；以及驅(qū)動器，被配置為驅(qū)動公共節(jié)點(diǎn)的電壓電平并輸出占空比校正時(shí)鐘。
【附圖說明】
[0010]結(jié)合附圖來描述本發(fā)明的特征、方面和實(shí)施例，在附圖中:
[0011]圖1是示意性地說明根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體存儲裝置的占空比校正電路的結(jié)構(gòu)圖；
[0012]圖2是示意性地說明圖1所示的占空比校正單元的結(jié)構(gòu)圖；
[0013]圖3是示意性地說明2圖所示的占空比校正范圍設(shè)置部的結(jié)構(gòu)圖；
[0014]圖4是示意性地說明圖2所示的占空比校正操作執(zhí)行部的結(jié)構(gòu)圖；
[0015]圖5是示意性地說明圖4所示的固定驅(qū)動部件的結(jié)構(gòu)圖；以及
[0016]圖6是解釋根據(jù)本發(fā)明的所述實(shí)施例的半導(dǎo)體存儲裝置的占空比校正電路的操作的時(shí)序圖。
【具體實(shí)施方式】
[0017]下面將參照附圖通過示例性實(shí)施例來描述根據(jù)本發(fā)明的半導(dǎo)體存儲裝置的占空比校正電路。
[0018]圖1是示意性地說明根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體存儲裝置的占空比校正電路的結(jié)構(gòu)圖。參見圖1，根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體存儲裝置的占空比校正電路包括占空比檢測單元100、占空比校正碼發(fā)生單元200和占空比校正單元300。
[0019]占空比檢測單元100被配置為檢測占空比校正時(shí)鐘CLK_dcc的占空比，并輸出占空比信息DETH和DETL。占空比信息DETH和DETL包括第一占空比檢測信號DETH和第二占空比檢測信號DETL。例如，當(dāng)在占空比校正時(shí)鐘CLK_dcc的高電平持續(xù)時(shí)間和低電平持續(xù)時(shí)間之中所述高電平持續(xù)時(shí)間比所述低電平持續(xù)時(shí)間長時(shí)，占空比檢測單元100將第一占空比檢測信號DETH使能。另一方面，當(dāng)在占空比校正時(shí)鐘CLK_dcc的高電平持續(xù)時(shí)間和低電平持續(xù)時(shí)間之中所述低電平持續(xù)時(shí)間比所述高電平持續(xù)時(shí)間長時(shí)，占空比檢測單元100將第二占空比檢測信號DETL使能。
[0020]占空比校正碼發(fā)生單元200被配置為基于占空比信息DETH和DETL來產(chǎn)生占空比校正碼DCC_code〈0:4>。換言之，占空比校正碼發(fā)生單元200響應(yīng)于占空比信息DETH和DETL來增加或減少占空比校正碼DCC_code〈0: 4>的碼值。例如，如果輸入的是這樣的信息，即在占空比校正時(shí)鐘CLK_dcc的高電平持續(xù)時(shí)間和低電平持續(xù)時(shí)間之中所述低電平持續(xù)時(shí)間比所述高電平持續(xù)時(shí)間長，也就是說，如果第二占空比檢測信號DETL被使能，則占空比校正碼發(fā)生單元200增加占空比校正碼DCC_COde〈0:4>的碼值。此外，如果輸入的是這樣的信息，即占空比校正時(shí)鐘CLK_dcc的高電平持續(xù)時(shí)間比占空比校正時(shí)鐘CLK_dcc的低電平持續(xù)時(shí)間長，也就是說，如果第一占空比檢測信號DETH被使能，則占空比校正碼發(fā)生單元200減少占空比校正碼DCC_code〈0:4>的碼值。
[0021]占空比校正單元300被配置為響應(yīng)于占空比校正范圍控制信號DCCrange_ctrl來確定占空比校正范圍，將輸入的時(shí)鐘CLK的占空比校正為落在基于占空比校正碼DCC_code<0:4>所確定的占空比校正范圍之內(nèi)，并產(chǎn)生占空比校正時(shí)鐘CLK_dcc。
[0022]圖2是示意性地說明圖1所示的占空比校正單元的結(jié)構(gòu)圖。參見圖2，占空比校正單元300包括占空比校正范圍設(shè)置部310和占空比校正操作執(zhí)行部320。
[0023]占空比校正范圍設(shè)置部310被配置為響應(yīng)于占空比校正范圍控制信號DCCrange_ctrl來確定占空比校正范圍。例如，占空比校正范圍設(shè)置部310響應(yīng)于占空比校正范圍控制信號DCCrange_ctrl來確定延遲時(shí)間，將時(shí)鐘CLK延遲預(yù)定的延遲時(shí)間，并產(chǎn)生延遲時(shí)鐘CLK_do
[0024]占空比校正操作執(zhí)行部320被配置為基于占空比校正碼DCC_code〈0: 4>來將輸入時(shí)鐘CLK的占空比校正為落在所確定的占空比校正范圍之內(nèi)，并產(chǎn)生占空比校正時(shí)鐘CLK_dcco例如，占空比校正操作執(zhí)行部320基于占空比校正碼DCC_code〈0:4>來產(chǎn)生在時(shí)鐘CLK的轉(zhuǎn)變時(shí)刻與延遲時(shí)鐘CLK_d的轉(zhuǎn)變時(shí)間之間轉(zhuǎn)變的占空比校正時(shí)鐘CLK_dcc。也就是說，占空比校正操作執(zhí)行部320基于占空比校正碼DCC_code〈0:4>來產(chǎn)生占空比校正時(shí)鐘CLK_dcc，所述占空比校正時(shí)鐘CLK_dcc具有處在時(shí)鐘CLK的上升沿與延遲時(shí)鐘CLK_d的上升沿之間的上升沿和處在時(shí)鐘CLK的下降沿與延遲時(shí)鐘CLK_d的下降沿之間的下降沿。
[0025]圖3是示意性地說明圖2所示的占空比校正范圍設(shè)置部的結(jié)構(gòu)圖。參見圖3，占空比校正范圍設(shè)置部310包括第一延遲級311、第二延遲級312和選擇級313。
[0026]第一延遲級311被配置為將時(shí)鐘CLK延遲并產(chǎn)生第一延遲信號dl_l。
[0027]第二延遲級312被配置為將第一延遲信號dl_l延遲并產(chǎn)生第二延遲信號dl_2。
[0028]選擇級313被配置為響應(yīng)于占空比校正范圍控制信號DCCrange