低電壓差分信號驅(qū)動電路的制作方法
【技術(shù)領域】
[0001]本發(fā)明關于一種低電壓差分信號(LowVoltage Differential Signaling,LVDS)驅(qū)動電路，特別關于一種具有簡單電路結(jié)構(gòu)和高操作速度的低電壓差分信號驅(qū)動電路。
【背景技術(shù)】
[0002]近年來，差分信號電路普遍地使用于數(shù)據(jù)傳輸領域，其包括:低電壓差分信號(Low Voltage Differential Signaling，LVDS)、高清晰度多媒體接口 (High Definit1nMultimedia Interface，HDMI)，以及通用串行總線(Universal Serial Bus,USB)等等。差分信號電路具有節(jié)省功率消耗以及阻絕噪聲的優(yōu)點。然而，傳統(tǒng)差分信號電路需要偏壓電流，其由電流源所驅(qū)動。隨著制程進步，電路的供應電壓(Supply Voltage)逐漸變低，因此，前述電流源可能會有頂部空間(Head Room)不足的問題，并使得差分信號電路的輸出范圍受到很大局限。

【發(fā)明內(nèi)容】

[0003]在較佳實施例中，本發(fā)明提供一種低電壓差分信號驅(qū)動電路，根據(jù)一數(shù)據(jù)信號于一第一節(jié)點和一第二節(jié)點處產(chǎn)生一差分信號，其中該低電壓差分信號驅(qū)動電路包括:一第一晶體管，具有一第一端和一第二端，其中該第一晶體管的該第一端耦接至一供應電位，而該第一晶體管的該第二端耦接至該第一節(jié)點，其中當該數(shù)據(jù)信號處于高邏輯電平時，該第一晶體管和一第一驅(qū)動器形成一第一電流鏡，而當該數(shù)據(jù)信號處于低邏輯電平時，該第一晶體管和該第一驅(qū)動器不形成該第一電流鏡，其中當該第一電流鏡形成時，通過該第一晶體管的一電流于一異或邏輯運算結(jié)果為高邏輯電平時將比該電流于該異或邏輯運算結(jié)果為低邏輯電平時更大，其中該異或邏輯運算結(jié)果根據(jù)該數(shù)據(jù)信號和一延遲數(shù)據(jù)信號而產(chǎn)生；一第二晶體管，具有一第一端和一第二端，其中該第二晶體管的該第一端耦接至該供應電位，而該第二晶體管的該第二端耦接至該第二節(jié)點，其中當該數(shù)據(jù)信號處于低邏輯電平時，該第二晶體管和一第二驅(qū)動器形成一第二電流鏡，而當該數(shù)據(jù)信號處于高邏輯電平時，該第二晶體管和該第二驅(qū)動器不形成該第二電流鏡，其中當該第二電流鏡形成時，通過該第二晶體管的一電流于該異或邏輯運算結(jié)果為高邏輯電平時將比該電流于該異或邏輯運算結(jié)果為低邏輯電平時更大，其中該異或邏輯運算結(jié)果根據(jù)該數(shù)據(jù)信號和該延遲數(shù)據(jù)信號而產(chǎn)生；一第三晶體管，具有一第一端和一第二端，其中該第三晶體管的該第一端耦接至一接地電位，而該第三晶體管的該第二端耦接至該第一節(jié)點，其中當該數(shù)據(jù)信號處于低邏輯電平時，該第三晶體管和一第三驅(qū)動器形成一第三電流鏡，而當該數(shù)據(jù)信號處于高邏輯電平時，該第三晶體管和該第三驅(qū)動器不形成該第三電流鏡，其中當該第三電流鏡形成時，通過該第三晶體管的一電流于該異或邏輯運算結(jié)果為高邏輯電平時將比該電流于該異或邏輯運算結(jié)果為低邏輯電平時更大，其中該異或邏輯運算結(jié)果根據(jù)該數(shù)據(jù)信號和該延遲數(shù)據(jù)信號而產(chǎn)生；以及一第四晶體管，具有一第一端和一第二端，其中該第四晶體管的該第一端耦接至該接地電位，而該第四晶體管的該第二端耦接至該第二節(jié)點，其中當該數(shù)據(jù)信號處于高邏輯電平時，該第四晶體管和一第四驅(qū)動器形成一第四電流鏡，而當該數(shù)據(jù)信號處于低邏輯電平時，該第四晶體管和該第四驅(qū)動器不形成該第四電流鏡，其中當該第四電流鏡形成時，通過該第四晶體管的一電流于該異或邏輯運算結(jié)果為高邏輯電平時將比該電流于該異或邏輯運算結(jié)果為低邏輯電平時更大，其中該異或邏輯運算結(jié)果根據(jù)該數(shù)據(jù)信號和該延遲數(shù)據(jù)信號而產(chǎn)生；其中該延遲數(shù)據(jù)信號通過延遲該數(shù)據(jù)信號一延遲時間而產(chǎn)生。
[0004]在一些實施例中，該第一驅(qū)動器和該第二驅(qū)動器分別包括:一第五晶體管，具有一控制端、一第一端以及一第二端，其中該第五晶體管的該控制端耦接至一第四節(jié)點，該第五晶體管的該第一端耦接至該供應電位，該第五晶體管的該第二端耦接至該第四節(jié)點，而該第四節(jié)點具有一第一恒定偏壓電位；一第一電流吸收器，由該第四節(jié)點處汲取一第一電流；一第二電流吸收器，于一異或信號為高邏輯電平時由該第四節(jié)點處汲取一第二電流，且于該異或信號為低邏輯電平時不由該第四節(jié)點處汲取該第二電流，其中該異或信號根據(jù)該數(shù)據(jù)信號和該延遲數(shù)據(jù)信號的該異或邏輯運算結(jié)果而產(chǎn)生；以及一第一運算放大器，具有一負輸入端、一正輸入端以及一輸出端，其中該第一運算放大器的該負輸入端耦接至該第四節(jié)點，該第一運算放大器的該正輸入端耦接至一第一驅(qū)動節(jié)點，而該第一運算放大器的該輸出端根據(jù)該數(shù)據(jù)信號耦接至該第一運算放大器的該正輸入端；其中該第一驅(qū)動器的該第一驅(qū)動節(jié)點耦接至該第一晶體管的一控制端，而該第二驅(qū)動器的該第一驅(qū)動節(jié)點耦接至該第二晶體管的一控制端。
[0005]在一些實施例中，該第一驅(qū)動器和該第二驅(qū)動器分別還包括:一第一切換器，具有一第一端和一第二端，其中該第一切換器的該第一端耦接至該第一運算放大器的該輸出端；一第二切換器，具有一第一端和一第二端，其中該第二切換器的該第一端耦接至該第一切換器的該第二端，而該第二切換器的該第二端耦接至該接地電位；一第五切換器，具有一第一端和一第二端，其中該第五切換器的該第一端耦接至該第四節(jié)點，而該第五切換器的該第二端耦接至該第二電流吸收器，其中當該異或信號為高邏輯電平時，該第五切換器導通，而當該異或信號為低邏輯電平時，該第五切換器不導通；以及一第六晶體管，具有一控制端、一第一端以及一第二端，其中該第六晶體管的該控制端耦接至該第一切換器的該第二端，該第六晶體管的該第一端耦接至該供應電位，而該第六晶體管的該第二端耦接至該第一驅(qū)動節(jié)點。
[0006]在一些實施例中，在該第一驅(qū)動器中，當該數(shù)據(jù)信號處于低邏輯電平時，該第一切換器導通且該第二切換器不導通，而當該數(shù)據(jù)信號處于高邏輯電平時，該第一切換器不導通且該第二切換器導通；其中在該第二驅(qū)動器中，當該數(shù)據(jù)信號處于高邏輯電平時，該第一切換器導通且該第二切換器不導通，而當該數(shù)據(jù)信號處于低邏輯電平時，該第一切換器不導通且該第二切換器導通。
[0007]在一些實施例中，該第二電流吸收器為一可變電流吸收器，而該第二電流根據(jù)該第一節(jié)點和該第二節(jié)點之間的一電位差來進行調(diào)整。
[0008]在一些實施例中，該低電壓差分信號驅(qū)動電路還包括:一電容器，具有一第一端和一第二端，其中該電容器的該第一端用于接收該第一節(jié)點和該第二節(jié)點之間的該電位差；一第七切換器，具有一第一端和一第二端，其中該第七切換器的該第一端耦接至該電容器的該第二端，而該第七切換器的該第二端耦接至該接地電位，其中當一轉(zhuǎn)換邊緣信號為高邏輯電平時，該第七切換器導通，而當該轉(zhuǎn)換邊緣信號為低邏輯電平時，該第七切換器不導通；一第八切換器，具有一第一端和一第二端，其中該第八切換器的該第一端耦接至該電容器的該第二端，其中當一延遲轉(zhuǎn)換邊緣信號為高邏輯電平時，該第八切換器導通，而當該遲轉(zhuǎn)換邊緣信號為低邏輯電平時，該第八切換器不導通，其中該延遲轉(zhuǎn)換邊緣信號通過延遲該轉(zhuǎn)換邊緣信號一延遲時間而產(chǎn)生；以及一第三運算放大器，具有一正輸入端、一負輸入端以及一輸出端，其中該第三運算放大器的該正輸入端耦接至該第八切換器的該第二端，該第三運算放大器的該負輸入端耦接至該接地電位，而該第三運算放大器的該輸出端根據(jù)該延遲轉(zhuǎn)換邊緣信號選擇性地耦接或不耦接至該第二電流源。
[0009]在一些實施例中，該第三運算放大器的該負輸入端經(jīng)由一參考電壓源耦接至該接地電位。
[0010]在一些實施例中，該第三運算放大器的該負輸入端和該正輸入端之間具有一輸入偏移電壓。
[0011]在一些實施例中，該轉(zhuǎn)換邊緣信號根據(jù)一與邏輯運算結(jié)果而產(chǎn)生，其中該與邏輯運算結(jié)果根據(jù)該數(shù)據(jù)信號和該延遲數(shù)據(jù)信號的反相邏輯而產(chǎn)生。
[0012]在一些實施例中，該轉(zhuǎn)換邊緣信號根據(jù)一與邏輯運算結(jié)果而產(chǎn)生，其中該與邏輯運算結(jié)果根據(jù)該延遲數(shù)據(jù)信號和該數(shù)據(jù)信號的反相邏輯而產(chǎn)生。
[0013]在一些實施例中，該第三驅(qū)動器和該第四驅(qū)動器分別包括:一第七晶體管，具有一控制端、一第一端以及一第二端，其中該第七晶體管的該控制端耦接至一第六節(jié)點，該第七晶體管的該第一端耦接至該接地電位，該第七晶體管的該第二端耦接至該第六節(jié)點，而該第六節(jié)點具有一第二恒定偏壓電位；一第一電流源，注入一第一電流至該第六節(jié)點；一第二電流源，當一異或信號為高邏輯電平時，注入一第二電流至該第六節(jié)點，而當該異或信號為低邏輯電平時，不注入該第二電流至該第六節(jié)點，其中該異或信號根據(jù)該數(shù)據(jù)信號和該延遲數(shù)據(jù)信號的該異或邏輯運算結(jié)果而產(chǎn)生；以及一第二運算放大器，具有一負輸入端、一正輸入端以及一輸出端，其中該第二運算放大器的該負輸入端耦接至該第六節(jié)點，該第二運算放大器的該正輸入端耦接至一第二驅(qū)動節(jié)點，而該第二運算放大器的該輸出端根據(jù)該數(shù)據(jù)信號耦接至該第二運算放大器的該正輸入端；其中該第三驅(qū)動器的該第二驅(qū)動節(jié)點耦接至該第三晶體管的一控制端，而該第四驅(qū)動器的該第二驅(qū)動節(jié)點耦接至該第四晶體管的一控制端。
[0014]在一些實施例中，該第三驅(qū)動器和該第四驅(qū)動器分別還包括:一第四切換器，具有一第一端和一第二端，其中該第四切換器的該第一端耦接至該第二運算放大器的該輸出端；一第三切換器，具有一第一端和一第二端，其中該第三切換器的該第一端耦接至該第四切換器的該第二端，而該第三切換器的該第二端耦接至該供應電位；一第六切換器，具有一第一端和一第二端，其中該第六切換器的該第一端耦接至該第六節(jié)點，而該第六切換器的該第二端耦接至該第二電流源，其中當該異或信號為高邏輯電平時，該第六切換器導通，而當該異或信號為低邏輯電平時，該第六切換器不導通；以及一第八晶體管，具有一控制端、一第一端以及一第二端，其中該第八晶體管的該控制端耦接至該第四切換器的該第二端，該第八晶體管的該第一端耦接至該接地電位，而該第八晶體管的該第二端耦接至該第二驅(qū)動節(jié)點。
[0015]在一些實施例中，在該第三驅(qū)動器中，當該數(shù)據(jù)信號處于高邏輯電平時，該第三切換器導通且該第四切換器不導通，而當該數(shù)據(jù)信號處于低邏輯電平時，該第三切換器不導通且該第四切換器導通；其中在該第四驅(qū)動器中，當該數(shù)據(jù)信號處于低邏輯電平時，該第三切換器導通且該第四切換器不導通，而當該數(shù)據(jù)信號處于高邏輯電平時，該第三切換器不導通且該第四切換器導通。
[0016]在一些實施例中，該第二電流源為一可變電流源，而該第二電流根據(jù)該第一節(jié)點和該第二節(jié)點之間的一電位差來進行調(diào)整。
[0017]在一些實施例中，該低電壓差分信號驅(qū)動電路還包括:一電容器，具有一第一端和一第二端，其中該電容器的該第一端用于接收該第一節(jié)點和該第二節(jié)點之間的該電位差；一第七切換器，具有一第一端和一第二端，其中該第七切換器的該第一端耦接至該電容器的該第二端，而該第七切換器的該第二端耦接至該接地電位，其中當一轉(zhuǎn)換邊緣信號為高邏輯電平時，該第七切換器導通，而當該轉(zhuǎn)換邊緣信號為低邏輯電平時，該第七切換器不導通；一第八切換器，具有一第一端和一第二端，其中該第八切換器的該第一端耦接至該電容器的該第二端，其中當一延遲轉(zhuǎn)換邊緣信號為高邏輯電平時，該第八切換器導通，而當該遲轉(zhuǎn)換邊緣信號為低邏輯電平時，該第八切換器不導通，其中該延遲轉(zhuǎn)換邊緣信號通過延遲該轉(zhuǎn)換邊緣信號一延遲時間而產(chǎn)生；以及一第三運算放大器，具有一正輸入端、一負輸入端以及一輸出端，其中該第三運算放大器的該正輸入端耦接至該第八切換器的該第二端，該第三運算放大器的該負輸入端耦接至該接地電位，而該第三運算放大器的該輸出端根據(jù)該延遲轉(zhuǎn)換邊緣信號選擇性地耦接或不耦接至該第二電流源。
[0018]在一些實施例中，該第三運算放大器的該負輸入端經(jīng)由一參考電壓源耦接至該接地電位。
[0019]在一些實施例中，該第三運算放大器的該負輸入端和該正輸入端之間具有一輸入偏移電壓。
[0020]在一些實施例中，該轉(zhuǎn)換邊緣信號根據(jù)一與邏輯運算結(jié)果而產(chǎn)生，其中該與邏輯運算結(jié)果根據(jù)該數(shù)據(jù)信號和該延遲數(shù)據(jù)信號的反相邏輯而產(chǎn)生。
[0021]在一些實施例中，該轉(zhuǎn)換邊緣信號根據(jù)一與邏輯運算結(jié)果而產(chǎn)生，其中該與邏輯運算結(jié)果根據(jù)該延遲數(shù)據(jù)信號和該數(shù)據(jù)信號的反相邏輯而產(chǎn)生。
[0022]本發(fā)明所提的低電壓差分信號驅(qū)動電路至少具有下列優(yōu)點，較傳統(tǒng)設計更為先進:(1)省略電流源和電流吸收器的設計；(2)增加頂部空間及增廣輸出范圍；(3)可適用于先進制程中極低供應電壓的各種應用產(chǎn)品；(4)加快操作速度；(5)減少制造成本；以及
(6)提升高數(shù)據(jù)傳輸速率下的信號品質(zhì)。
【附圖說明】
[0023]圖1是顯不根據(jù)本發(fā)明一實施例所述的低電壓差分信號(Low VoltageDifferential Signaling，LVDS)驅(qū)動電路的示意圖；
[0024]圖2A是顯