）等）的多個(gè)裸片。因此，例如，一個(gè)或多個(gè)DAC可以在此類封 裝芯片中的一個(gè)裸片上，且FPGA可重配置資源的一個(gè)或多個(gè)部分可以在此類封裝芯片中 的另一裸片上，且此類裸片可以使用插入件耦合到彼此。
[0040] 圖2是描繪電流舵DAC的示例性常規(guī)驅(qū)動(dòng)電流舵開(kāi)關(guān)電路200的方塊圖/電路 圖。圖3是描繪圖2的驅(qū)動(dòng)電流舵開(kāi)關(guān)電路200的示例性驅(qū)動(dòng)開(kāi)關(guān)模型300的方塊圖/電 路圖。同時(shí)參考圖2和3,進(jìn)一步描述驅(qū)動(dòng)電流舵開(kāi)關(guān)電路200。
[0041] 電源電壓204,例如VDD等，耦合到驅(qū)動(dòng)電阻負(fù)載214, Rdrv。電阻負(fù)載214進(jìn)一步 耦合到驅(qū)動(dòng)節(jié)點(diǎn)203。在此實(shí)例中，晶體管211到213是NMOS晶體管；然而，NMOS和/或 PMOS晶體管或其它類型的晶體管可以用于其它實(shí)施例。晶體管211的漏極節(jié)點(diǎn)耦合到驅(qū) 動(dòng)節(jié)點(diǎn)203,且晶體管211的源極節(jié)點(diǎn)耦合到公共節(jié)點(diǎn)222。晶體管211是驅(qū)動(dòng)晶體管。晶 體管212的漏極節(jié)點(diǎn)耦合到公共節(jié)點(diǎn)222以提供在晶體管211和212之間的漏極到源極耦 合。晶體管212的源極節(jié)點(diǎn)耦合到地面205。晶體管212是驅(qū)動(dòng)晶體管211的電流源。
[0042] 晶體管211的柵極經(jīng)耦合以接收驅(qū)動(dòng)信號(hào)201，因?yàn)榫w管211實(shí)際上是驅(qū)動(dòng)開(kāi) 關(guān)，且晶體管212的柵極經(jīng)耦合以接收拖尾信號(hào)或其它偏置電壓信號(hào)202,因?yàn)榫w管212 實(shí)際上提供拖尾電流源。晶體管213的柵極耦合到驅(qū)動(dòng)節(jié)點(diǎn)203。晶體管213的源極節(jié)點(diǎn) 可以耦合到例如由晶體管247提供的電流吸收器，其中電流由端接電壓244提供且通過(guò)電 阻負(fù)載245,且晶體管213的漏極節(jié)點(diǎn)可以耦合到DAC的輸出節(jié)點(diǎn)246。寄生電容247說(shuō)明 性地描繪為耦合在輸出節(jié)點(diǎn)246和地面205之間。晶體管213的源極節(jié)點(diǎn)可以耦合到公共 節(jié)點(diǎn)249。實(shí)際上，晶體管213可以提供電流舵（"CS"）開(kāi)關(guān)。晶體管247的漏極節(jié)點(diǎn)可 以耦合到公共節(jié)點(diǎn)249以用于晶體管247到晶體管213的漏極到源極耦合。晶體管247的 源極節(jié)點(diǎn)可以耦合到地面205。晶體管247的柵極可以經(jīng)耦合以接收偏置電壓248。依此， 晶體管247可以提供電流舵電流吸收器。
[0043] 為了對(duì)開(kāi)關(guān)動(dòng)態(tài)進(jìn)行建模，如通過(guò)電容器303建模的電容可以用于粗略估計(jì)如與 晶體管213相關(guān)聯(lián)的電流舵開(kāi)關(guān)的柵電容值Cg，所述柵電容值可以建模為恒定值。晶體管 211和212可以對(duì)應(yīng)地用驅(qū)動(dòng)開(kāi)關(guān)301和驅(qū)動(dòng)電流源302替代。同樣地，晶體管213和247 可以對(duì)應(yīng)地用電流舵開(kāi)關(guān)347和電流舵電流源348替換。
[0044] 當(dāng)晶體管211在實(shí)質(zhì)上非導(dǎo)電通道狀態(tài)（"斷開(kāi)"）中時(shí)，相對(duì)應(yīng)的驅(qū)動(dòng)開(kāi)關(guān)301 打開(kāi)，且響應(yīng)于在節(jié)點(diǎn)203上的驅(qū)動(dòng)信號(hào)350, CS開(kāi)關(guān)347關(guān)閉。當(dāng)電流舵開(kāi)關(guān)347關(guān)閉 時(shí)，晶體管213在實(shí)質(zhì)上導(dǎo)電通道狀態(tài)（"接通"）中。
[0045] 在驅(qū)動(dòng)開(kāi)關(guān)301關(guān)閉之前，在電流舵開(kāi)關(guān)347上的柵電壓電平大體上由經(jīng)過(guò)電阻 負(fù)載214的Vdd 204供應(yīng)的電流（即，驅(qū)動(dòng)信號(hào)350)確定，所述電流對(duì)柵電容303充電。此 外，當(dāng)驅(qū)動(dòng)開(kāi)關(guān)301關(guān)閉，即消耗通過(guò)驅(qū)動(dòng)電流源302的電流時(shí)，則因此響應(yīng)于在節(jié)點(diǎn)203 處的驅(qū)動(dòng)信號(hào)350, CS開(kāi)關(guān)347打開(kāi)。
[0046] 圖4是描繪示例性常規(guī)CS-DAC 400的方塊圖/電路圖。CS-DAC 400可以具有多 個(gè)驅(qū)動(dòng)電流舵開(kāi)關(guān)電路200,所述開(kāi)關(guān)電路可以建模為驅(qū)動(dòng)開(kāi)關(guān)模型或電流舵單元300-1 到300-N，其中N是大于1的正整數(shù)。電流舵單元可以簡(jiǎn)單地為與開(kāi)關(guān)元件串聯(lián)的電流源。 例如，CS-DAC 400可以是二進(jìn)制加權(quán)DAC，其中使用大小逐漸變大的晶體管和電流源；或 CS-DAC 400可以是電流舵單元的單位加權(quán)DAC ;或CS-DAC 400可以是具有溫度計(jì)編碼和二 進(jìn)制編碼電流舵單元的組合的分段式DAC ;或CS-DAC 400可以是具有用于MSB的粗粒度的 第一溫度計(jì)編碼電流舵單元和用于LSB的細(xì)粒度的第二溫度計(jì)編碼電流舵單元的組合的 分段式DAC。因此，CS-DAC 400可以具有電流舵單元的多種類型或電流舵單元的類型的多 種組合中的任一個(gè)，并且因此即使為清楚起見(jiàn)大體上描述了二進(jìn)制電流舵單元，也應(yīng)理解， 可以使用任何類型的電流舵單元和因此任何類型的CS-DAC。
[0047] 取決于輸入到CS-DAC 400的應(yīng)用數(shù)字代碼，這些電流舵單元300-1到300-N中的 一些或全部可以參與轉(zhuǎn)換過(guò)程。由于系統(tǒng)電壓損失（例如，在布局上的IR降）和/或隨機(jī) 誤差（例如，過(guò)程分布），在轉(zhuǎn)換中參與的電流舵單元300-1到300-N可能并不都在相同瞬 間切換。這可能引起非理想代碼轉(zhuǎn)換，從而導(dǎo)致輸出頻譜中的雜散。另外，在CS-DAC 400 的在空間上分開(kāi)的部分中的兩個(gè)單元可以在相同瞬間切換，但由于在CS-DAC 400的輸出 網(wǎng)絡(luò)中的延遲，所述單元的作用可能不能在相同瞬間處求和。因此，更大體地，當(dāng)論述時(shí)序 誤差時(shí)，以下描述也涵蓋此類取決于輸出的延遲誤差。
[0048] 電流舵單元或"手指"300-1到300-N可以共享公共電阻負(fù)載214。例如，如果通 過(guò)開(kāi)關(guān)301-1的電流是10,那么通過(guò)開(kāi)關(guān)301-2的電流可以是通過(guò)開(kāi)關(guān)301-1的電流的兩 倍，即210。緊跟在開(kāi)關(guān)301-2之后的下一開(kāi)關(guān)可以具有通過(guò)它的電流410。因此，與開(kāi)關(guān) 301-2相關(guān)聯(lián)的一個(gè)或多個(gè)晶體管可以大體上是與開(kāi)關(guān)301-1相關(guān)聯(lián)的一個(gè)或多個(gè)晶體 管的兩倍大。此外，與緊跟在開(kāi)關(guān)301-2之后的開(kāi)關(guān)相關(guān)聯(lián)的一個(gè)或多個(gè)晶體管可以大體 上是與開(kāi)關(guān)301-1相關(guān)聯(lián)的一個(gè)或多個(gè)晶體管的四倍大。相對(duì)應(yīng)地，與用于提供此類開(kāi)關(guān) 的此類晶體管相關(guān)聯(lián)的電容可以逐漸地變大。例如，電容器303-2的電容明顯大于電容器 303-1的電容。同樣地，在驅(qū)動(dòng)開(kāi)關(guān)模型300-2之后的下一手指的電容器的電容明顯大于電 容器303-2的電容。
[0049] 假設(shè)N等于3,那么對(duì)于代碼110,可以接通手指300-1和300-2且可以切斷手指 300-3。如果下一代碼是001，使得可以切斷手指300-1和300-2且可以接通手指300-3,那 么由于（例如）接通與手指300-3相關(guān)聯(lián)的此類大晶體管比接通與手指300-1和300-2相 關(guān)聯(lián)的較小晶體管的時(shí)間更多，可能存在時(shí)序干擾。
[0050] 其他人已經(jīng)提出將較大電流舵單元（無(wú)論是二進(jìn)制編碼還是溫度計(jì)編碼還是其 組合）分割成較小電流舵單元。因此，例如，在一個(gè)電流舵單元中的晶體管可以表示為對(duì)應(yīng) 地與多個(gè)電流舵單元相關(guān)聯(lián)的多個(gè)較小晶體管。無(wú)論使用溫度計(jì)編碼還是二進(jìn)制編碼電流 舵單元，用以增強(qiáng)準(zhǔn)確性或精度的此電流舵單元的分割同樣地增加大小。具體來(lái)說(shuō)，關(guān)于二 進(jìn)制編碼電流舵單元，可以使用一個(gè)或多個(gè)二進(jìn)制到溫度計(jì)解碼器，以便均衡開(kāi)關(guān)轉(zhuǎn)換時(shí) 間以避免時(shí)序干擾，即，更加均勻地分配時(shí)序動(dòng)態(tài)。然而，在DAC中具有一個(gè)或多個(gè)二進(jìn)制 到溫度計(jì)解碼器意味著此DAC可能相當(dāng)大。
[0051] 因此，通過(guò)能夠調(diào)整電流舵單元或手指300-1到300-N中的任一個(gè)或全部的時(shí)序， 可以增強(qiáng)性能，無(wú)論是關(guān)于調(diào)整CS-DAC的電流舵單元之間和/或當(dāng)中的時(shí)序的二進(jìn)制編碼 還是溫度計(jì)編碼轉(zhuǎn)換單元的性能。此外，關(guān)于具有二進(jìn)制編碼電流舵單元的CS-DAC，通過(guò)能 夠調(diào)整手指300-1到300-N中的任一個(gè)或全部的時(shí)序可以提供更加面積優(yōu)化的DAC，而不必 使任何二進(jìn)制到溫度計(jì)解碼器存在于此面積優(yōu)化的DAC中。
[0052] 同時(shí)參考圖2到4,對(duì)于將關(guān)閉的CS開(kāi)關(guān)，晶體管213的柵電壓大體上超出其源 電壓一定的閾值電壓值。為清楚起見(jiàn)，作為舉例而非限制，此條件可以大體上被認(rèn)為是驅(qū)動(dòng) CS開(kāi)關(guān)電路200的"切換瞬間"。當(dāng)驅(qū)動(dòng)開(kāi)關(guān)在時(shí)間t處關(guān)閉時(shí)，在晶體管213上的柵電壓 Vti可以如下充電：
Cl)
[0054] 其中τ =Rd"Cg。用于柵電壓從Ve轉(zhuǎn)換到Ve+V th的轉(zhuǎn)換所花費(fèi)的時(shí)間Atcin通過(guò) 等式（1)的重新布置給出，其中Vti已經(jīng)被V JVth替換且t已經(jīng)被Aton替換，從而得到：
C2)：
[0056] 使用等式（2)，可以理解，低性能或低分辨率DAC可以用于校正高性能或高分辨率 DAC。對(duì)可以經(jīng)由驅(qū)動(dòng)電流舵開(kāi)關(guān)電路中的拖尾電流控制的柵電壓VGO的初始值的時(shí)序靈 敏度可以由等式（2)涵蓋。類似地，對(duì)開(kāi)關(guān)閾值電壓和相關(guān)聯(lián)的背柵電壓的時(shí)序靈敏度還 由等式⑵涵蓋。
[0057] 如下文所描述，低性能DAC在本文中被稱作時(shí)序校正DAC( "TCALDAC"）以將其與 在校正下的DAC區(qū)分開(kāi)。此TCALDAC的輸出可以被稱作開(kāi)關(guān)晶體管的體電位。為清楚起見(jiàn)， 作為實(shí)例而非限制，在校正下的DAC在下文中將被稱為CS-DAC。TCALDAC的分辨率可以取 決于將使用的時(shí)間分辨率，所述時(shí)間分辨率在應(yīng)用之間可能不同。
[0058] 圖5是描繪示例性糾正系統(tǒng)500的方塊圖。糾正系統(tǒng)500包含校正系統(tǒng)520以 及耦合到待校正的校正系統(tǒng)520的DAC 510,例如CS-DAC等?？梢允褂玫钠渌愋偷腄AC 包含但不限于電阻器梯和開(kāi)關(guān)電容器DAC。如下文另外詳細(xì)描述，在CS-DAC 510的模擬輸 出503中的一個(gè)或多個(gè)時(shí)序誤差可以通過(guò)測(cè)量在模擬輸出503的頻域中的雜散分量來(lái)特征 化。這些誤差隨后可以通過(guò)調(diào)整CS-DAC 510內(nèi)部的開(kāi)關(guān)事件的時(shí)序來(lái)糾正。
[0059] 更確切地說(shuō)，CS-DAC 510可以通過(guò)與具有相關(guān)聯(lián)的頻率Fciut的正弦激勵(lì)相對(duì)應(yīng)的 一串?dāng)?shù)字代碼來(lái)刺激。為清楚起見(jiàn)且非限制，將假設(shè)到CS-DAC 510的數(shù)字輸入501是具有 基頻Fciut的正弦數(shù)字音。數(shù)字輸入501可以是N位寬，其中N與高分辨率DAC相關(guān)聯(lián)?？?以將時(shí)鐘信號(hào)502提供到CS-DAC 510,且此類時(shí)鐘信號(hào)可以在頻率Fs處。
[0060] 對(duì)于CS-DAC 510,模擬輸出503的輸出頻譜的傅里葉變換可以示出在頻率FciJih 的頻譜分量，且可以進(jìn)一步示出在此類基頻Fciut的諧波或非諧波處的一個(gè)或多個(gè)雜散分量 ("雜散")。這些雜散的精確位置可以取決于架構(gòu)。例如，在單端型CS-DAC 510中，主要雜 散可以在2*F。，且對(duì)于差動(dòng)CS-DAC 510,二階非線性可以大體上抵消在2撲_處的主要 雜散，從而產(chǎn)生在第三諧波3撲_處的雜散。因此大體上，模擬輸出503可以具有基頻F ciut 加雜散分量I^Fciut，其中η表示第η個(gè)諧波。即使諧波雜散常規(guī)地占主導(dǎo)，但一些DAC可以 具有更加受非諧波分量限制的性能。依此，倘若此類雜散的來(lái)源與CS-DAC的開(kāi)關(guān)動(dòng)態(tài)相 關(guān)，則以下描述適用于任何主要雜散，無(wú)論是諧波還是非諧波。此外，非主要雜散可以是所 關(guān)注的雜散。
[0061] 雜散可以來(lái)自DAC中的三個(gè)誤差機(jī)制中的一個(gè)或多個(gè)。一個(gè)誤差機(jī)制可能由于幅 度誤差或DAC中的電流源之間的不匹配導(dǎo)致。這些幅度誤差可以大部分被校正出，例如如 美國(guó)專利案第7, 466, 252Β1號(hào)中所描述。另一誤差機(jī)制可能由于與轉(zhuǎn)換或切換瞬間相關(guān)的 時(shí)序誤差和/或輸出延遲導(dǎo)致，如上文所描述。對(duì)于現(xiàn)代的高性能信號(hào)轉(zhuǎn)換器，在電流舵單 元之間的切換瞬間中的差異趨向于為近似皮秒時(shí)間標(biāo)度。
[0062] 對(duì)于完整性，又另一個(gè)誤差機(jī)制可能由于在DAC的輸出阻抗中的變化導(dǎo)致。非理 想電流源可以建模為與阻抗并聯(lián)的理想電流源。在跨越非理想電流源的電壓中的任何變化 都可能使得此類并聯(lián)阻抗將取決于電壓的電流分流，由此降低此類轉(zhuǎn)換過(guò)程的準(zhǔn)確性。對(duì) 于足夠高的輸出頻率，與DAC結(jié)構(gòu)相關(guān)聯(lián)的寄生電容可以充當(dāng)此非理想阻抗且經(jīng)分流的電 流的量可以隨DAC在所有代碼上進(jìn)行轉(zhuǎn)換而改變。取決于代碼的誤差可能是非線性的，且 因此雜散可能出現(xiàn)在輸出頻譜中。
[0063] 繼續(xù)圖5, CS-DAC 510模擬輸出503頻譜可以作為輸入提供到第一濾波器511。濾 波器511可以對(duì)模擬輸出503頻譜進(jìn)行濾波，使得大體上僅將所關(guān)注的雜散分量提供為濾 波器輸出504的部