高壓側(cè)電源端子Vb的端子電壓從電路電源端子VCC經(jīng)二極管8供給。另一方面，當(dāng)該輸出電壓電平轉(zhuǎn)變?yōu)楦唠娖綍r(shí)，高壓側(cè)基準(zhǔn)端子Vs的端子電壓也同樣轉(zhuǎn)變，高壓側(cè)電源端子Vb的端子電壓經(jīng)電容器9追隨該輸出電壓電平的變化，超過(guò)電路電源端子VCC的端子電壓而升壓。該升壓了的高壓側(cè)電源端子Vb的端子電壓不通過(guò)逆偏壓狀態(tài)的二極管8向電路電源端子VCC側(cè)放電，而維持高電壓狀態(tài)。此外，由于該升壓了的高壓側(cè)電源端子Vb的端子電壓作為電源電壓被供給到比較器14，所以從高壓側(cè)輸出端子Vh輸出的高壓側(cè)輸出信號(hào)的輸出電平也同樣地升壓。通過(guò)以上，高壓側(cè)電路2構(gòu)成為浮動(dòng)電路，由此與自舉電路協(xié)作，能夠?qū)⒏吣蛪篗0SFET7a的柵極電壓驅(qū)動(dòng)為充分高的電壓。
[0055]一對(duì)電壓抑制電路15a、15b抑制電流產(chǎn)生電路3的第一電流輸出端子Na和第二電流輸出端子Nb的端子電壓在電路動(dòng)作中過(guò)度上升。由此，防止對(duì)與各電流輸出端子Na、Nb連接的MOSFETlOb、1c施加過(guò)剩的壓力。電壓抑制電路15a、15b的詳細(xì)內(nèi)容將在后面敘述。
[0056]接著，說(shuō)明本發(fā)明電路I的電路動(dòng)作。首先，參照?qǐng)D2所示的電壓波形圖說(shuō)明沒(méi)有一對(duì)電壓抑制電路15a、15b的情況下的動(dòng)作。圖2中從上級(jí)依次示意性地表示高壓側(cè)輸入信號(hào)SIH、低壓側(cè)輸入信號(hào)SIL、非反相輸入端子Np、反相輸入端子Nn、高電壓輸出端子0UT、第一電流輸出端子Na、第二電流輸出端子Nb各自的電壓波形。而且，圖2所示的電壓值不是準(zhǔn)確表示與實(shí)際的電路動(dòng)作中的電壓值成比例的值，而是示意性地表示電壓變化的概略。而且，高壓側(cè)輸入信號(hào)SIH、低壓側(cè)輸入信號(hào)SIL、高電壓輸出端子OUT、第一電流輸出端子Na和第二電流輸出端子Nb各自的電壓是以電路基準(zhǔn)端子VSS為基準(zhǔn)的電壓，非反相輸入端子Np和反相輸入端子Nn各自的電壓是以高壓側(cè)基準(zhǔn)端子Vs為基準(zhǔn)的電壓。
[0057]如圖2所示，在時(shí)刻t0，高壓側(cè)輸入信號(hào)SIH為高電平，低壓側(cè)輸入信號(hào)SIL為低電平，高耐壓M0SFET7a為導(dǎo)通狀態(tài)，高耐壓M0SFET7b為斷開(kāi)狀態(tài)，如以下說(shuō)明，對(duì)高電壓輸出端子OUT輸出高電壓Vhh。在該穩(wěn)定狀態(tài)(狀態(tài)H)下，MOSFET12a由于柵極被施加低電平的基準(zhǔn)電壓Vss而成為斷開(kāi)狀態(tài)，MOSFET12b由于柵極被施加高電平的電源電壓Vcc而成為導(dǎo)通狀態(tài)。在該狀態(tài)下，在M0SFET12b和電阻元件13b中流動(dòng)流入電流產(chǎn)生電路3的MOSFETlOc的電流12，在電阻元件13b的兩端產(chǎn)生與電流12相應(yīng)的電壓降A(chǔ)V2。另一方面，由于M0SFET12a為斷開(kāi)狀態(tài)，所以在電阻元件13a沒(méi)有電流流動(dòng)，電阻元件13a的兩端間的電壓降A(chǔ)Vl為0V。
[0058]此外，在該穩(wěn)定狀態(tài)下，由于M0SFET12a為斷開(kāi)狀態(tài)，且流入MOSFETlOb的電流Il為零，所以第一電流輸出端子Na的端子電壓成為基準(zhǔn)電壓Vss (接地電壓=OV)。另一方面，MOSFET12b為導(dǎo)通狀態(tài)，MOSFET12b的柵極源極間電壓被自動(dòng)調(diào)節(jié)，使得流動(dòng)與流入MOSFETlOc的電流12相同的電流，所以第二電流輸出端子Nb的端子電壓成為該被調(diào)節(jié)的MOSFET12b的源極電壓。
[0059]由于高壓側(cè)電路2作為浮動(dòng)電路動(dòng)作，所以高壓側(cè)電源端子Vb的電壓成為在高電壓輸出端子OUT的輸出電壓Vhh上加上了電壓Va而得的電壓(Vhh+Va )，該電壓Va為與從電源電壓Vcc減去二極管8的電壓降后的電壓大致相等的電壓。另一方面，高壓側(cè)電源端子Vb的電壓也成為高電壓輸出端子OUT的輸出電壓Vhh。因而，以高壓側(cè)電源端子Vb為基準(zhǔn)時(shí)，非反相輸入端子Np的電壓與高壓側(cè)電源端子Vb的電壓V a大致相等，反相輸入端子Nn的電壓大致等于從高壓側(cè)電源端子Vb的電壓V a減去電阻元件13b的電壓降Δ V2而得的電壓(Va - AV2)。由此，非反相輸入端子Np的電壓比反相輸入端子Nn的電壓高，所以從比較器14將高壓側(cè)基準(zhǔn)端子Vs作為基準(zhǔn)輸出高電平的電壓(Va )，將電壓Va預(yù)先設(shè)定為比高耐壓M0SFET7a的閾值電壓高，由此如圖2所示，對(duì)高電壓輸出端子OUT輸出高電壓Vhh。
[0060]接著，假設(shè)在時(shí)刻tl，高壓側(cè)輸入信號(hào)SIH從高電平轉(zhuǎn)變?yōu)榈碗娖降那闆r。高壓側(cè)輸入信號(hào)SIH轉(zhuǎn)變?yōu)榈碗娖綍r(shí)，MOSFET12a由于柵極被施加高電平的電壓Vcc，從斷開(kāi)狀態(tài)變化為導(dǎo)通狀態(tài)，M0SFET12b由于柵極被施加低電平的電壓Vss而從導(dǎo)通狀態(tài)變化為斷開(kāi)狀態(tài)。其結(jié)果是，在M0SFET12a和電阻元件13a中流動(dòng)流入電流產(chǎn)生電路3的MOSFETlOb的電流II，在電阻元件13a的兩端產(chǎn)生與電流Il相應(yīng)的電壓降A(chǔ)VI。另一方面，由于M0SFET12b成為斷開(kāi)狀態(tài)，所以電流不流入電阻元件13b，電阻元件13b的兩端間的電壓降A(chǔ)V2 為 OV0
[0061]另一方面，由于在時(shí)刻tl低壓側(cè)輸入信號(hào)SIL從低電平轉(zhuǎn)變?yōu)楦唠娖剑愿吣蛪篗0SFET7b從斷開(kāi)狀態(tài)成為導(dǎo)通狀態(tài)，高電壓輸出端子OUT的電壓電平從高電壓Vhh開(kāi)始下降。追隨此，高壓側(cè)電路2的高壓側(cè)電源端子Vb和高壓側(cè)基準(zhǔn)端子Vs各自的電壓也下降。但是，由于從高壓側(cè)電源端子Vb看來(lái)的上述電壓降A(chǔ)Vl和電壓降A(chǔ)V2被維持，所以非反相輸入端子Np的電壓變得比反相輸入端子Nn的電壓低，因而從比較器14以高壓側(cè)基準(zhǔn)端子Vs為基準(zhǔn)輸出低電平的電壓(OV)。其結(jié)果是，高耐壓M0SFET7a的柵極源極間的電壓成為低電平，從導(dǎo)通狀態(tài)轉(zhuǎn)變?yōu)閿嚅_(kāi)狀態(tài)。而且，高電壓輸出端子OUT的電壓電平最終下降至基準(zhǔn)電壓Vss (接地電壓=0V) ο此外，高壓側(cè)基準(zhǔn)端子Vs的電壓也成為基準(zhǔn)電壓Vss (接地電壓=OV)，高壓側(cè)電源端子Vb的電壓從狀態(tài)H的電壓(Vhh+Va)僅下降與高電壓輸出端子OUT的電壓變化量(Vhh)大致相同的電壓，下降至電壓Va。由此，非反相輸入端子Np和反相輸入端子Nn各自的電壓分別成為電壓(Va — AVl)和電壓Va。
[0062]此外，由于M0SFET12a從斷開(kāi)狀態(tài)成為導(dǎo)通狀態(tài)，所以M0SFET12a的柵極源極間電壓自動(dòng)調(diào)節(jié)，使得流動(dòng)與流入MOSFETlOb的電流11相同的電流，第一電流輸出端子Na的端子電壓從基準(zhǔn)電壓Vss (接地電壓=0V)上升至該調(diào)節(jié)后的M0SFET12a的源極電壓。另一方面，由于M0SFET12b成為斷開(kāi)狀態(tài)，所以流入MOSFETlOc的電流12成為零，第二電流輸出端子Nb下降至基準(zhǔn)電壓Vss (接地電壓=0V)。
[0063]接著，假設(shè)在時(shí)刻t2高壓側(cè)輸入信號(hào)SIH從低電平轉(zhuǎn)變?yōu)楦唠娖?，且低壓?cè)輸入信號(hào)SIL從高電平轉(zhuǎn)變?yōu)榈碗娖降那闆r。
[0064]首先，低壓側(cè)輸入信號(hào)SIL成為低電平，高耐壓M0SFET7b成為斷開(kāi)狀態(tài)。高壓側(cè)輸入信號(hào)SIH成為高電平，所以M0SFET12a由于柵極被施加低電平的基準(zhǔn)電壓Vss而成為斷開(kāi)狀態(tài)，MOSFET12b由于柵極被施加高電平的電源電壓Vcc而成為導(dǎo)通狀態(tài)。其結(jié)果是，在M0SFET12b和電阻元件13b中流動(dòng)流入電流產(chǎn)生電路3的MOSFETlOc的電流12，在電阻元件13b的兩端產(chǎn)生與電流12相應(yīng)的電壓降A(chǔ)V2。另一方面，由于M0SFET12a成為斷開(kāi)狀態(tài)，所以電流不流入電阻元件13a，電阻元件13a的兩端間的電壓降A(chǔ)Vl成為0V。
[0065]緊隨時(shí)刻t2之后，高壓側(cè)電源端子Vb的電壓下降至緊臨時(shí)刻t2之前的穩(wěn)定狀態(tài)(狀態(tài)L)的電壓狀態(tài)(電壓Va)，高壓側(cè)基準(zhǔn)端子Vs的電壓也下降至緊臨時(shí)刻t2之前的狀態(tài)L的電壓狀態(tài)(基準(zhǔn)電壓Vss = 0V)。由此，非反相輸入端子Np的電壓與高壓側(cè)電源端子Vb的電壓V α大致相等，反相輸入端子Nn的電壓與從高壓側(cè)電源端子Vb的電壓V α減去電阻元件13b的電壓降A(chǔ)V2而得的電壓(Va — △ V2)大致相等。而且，在緊隨時(shí)刻t2之后，非反相輸入端子Np和反相輸入端子Nn各自的電壓也以電路基準(zhǔn)端子VSS為基準(zhǔn)分別成為相同的電壓值。
[0066]以上的結(jié)果是，由于非反相輸入端子Np的電壓變得比反相輸入端子Nn的電壓高，所以從比較器14以高壓側(cè)基準(zhǔn)端子Vs為基準(zhǔn)輸出高電平的電壓(V α )，高耐壓M0SFET7a成為導(dǎo)通狀態(tài)。以下，設(shè)高耐壓M0SFET7a成為導(dǎo)通狀態(tài)的時(shí)刻為時(shí)刻t3。比時(shí)刻t2稍晚，在時(shí)刻t3高耐壓M0SFET7a成為導(dǎo)通狀態(tài)時(shí)，高耐壓M0SFET7b成為斷開(kāi)狀態(tài)，所以高電壓輸出端子OUT的電壓電平上升。追隨該電壓上升，高壓側(cè)電源端子Vb和高壓側(cè)基準(zhǔn)端子Vs各自的電壓也同樣上升，所以導(dǎo)通狀態(tài)的高耐壓M0SFET7a的柵極源極間電壓被維持為比閾值電壓高的電壓Va，高電壓輸出端子OUT的電壓電平上升至高電壓Vhh。
[0067]此處，高壓側(cè)基準(zhǔn)端子Vs的電壓完全追隨高電壓輸出端子OUT的電壓電平，高壓側(cè)電源端子Vb的電壓變化也由于經(jīng)電容器9的靜電耦合而大致即刻追隨高電壓輸出端子OUT的電壓變化。由于M0SFET12a是斷開(kāi)狀態(tài)，所以非反相輸入端子Np的電壓沒(méi)有產(chǎn)生由電阻元件13a引起的電壓降，追隨高壓側(cè)電源端子Vb的電壓變化而電壓上升，但是產(chǎn)生與由寄生于非反相輸入端子Np的電容與電阻元件13a的電阻值的積表示的時(shí)間常量相應(yīng)的時(shí)間延遲。另一方面，由于M0SFET12b是導(dǎo)通狀態(tài)，所以反相輸入端子Nn的電壓減去由電阻元件13b引起的電壓降量(AV2)，并追隨高壓側(cè)電源端子Vb的電壓變化而電壓上升，但是產(chǎn)生與由寄生于反相輸入端子Nn的電容與電阻元件13b的電阻值的積表示的時(shí)間常量相應(yīng)的時(shí)間延遲。該時(shí)間延遲的結(jié)果是，以高壓側(cè)基準(zhǔn)端子Vs為基準(zhǔn)時(shí)，非反相輸入端子Np和反相輸入端子Nn各自的電壓分別暫時(shí)成為負(fù)電壓，但是時(shí)刻t3后，非反相輸入端子Np與反相輸入端子Nn間的電壓的大小關(guān)系也被維持，因此比較器14的輸出電壓被維持為電壓V α。
[0068]非反相輸入端子Np和反相輸入端子Nn各自的電壓