一種基于mems技術(shù)的低損耗太赫茲倍頻器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及太赫茲倍頻器的技術(shù)，特別是一種基于MEMS技術(shù)的低損耗太赫茲倍頻器。
技術(shù)背景
[0002]隨著太赫茲倍頻器工作頻率的不斷上升，倍頻器的效率受到各個方面的限制，比如二極管擴散電阻，基片損耗以及電路加工精度等。為了解決上述問題，基于GaAs工藝的太赫茲倍頻器得到大力發(fā)展，但由于裝配太赫茲電路的腔體采用傳統(tǒng)超精密機械加工的手段難以達到設(shè)計的尺寸精度±5um，裝配后電路性能大大降低。因此太赫茲腔體加工精度還是影響太赫茲器件性能的重要因數(shù)之一。
[0003]傳統(tǒng)的超精密機械加工方法采用刀削銑磨等手段實現(xiàn)腔體平面和表面粗糙度加工，其中加工精度1um左右和粗糙度30nm以上。然而當(dāng)太赫茲器件工作頻率大于500GHz，腔體加工精度往往要求5um的加工精度和20nm以下的粗糙度。MEMS技術(shù)(Micro-Eletro-Mechanical-System即微電子機械加工技術(shù))是融合微電子與精密機械加工的技術(shù)，體硅加工精度可控制在2um以下。因此具有更高精度的MEMS技術(shù)是解決當(dāng)前太赫茲腔體加工精度的重要技術(shù)。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的在于克服現(xiàn)有微加工技術(shù)的不足，提供了一種基于MEMS技術(shù)的低損耗太赫茲倍頻器，適用于高頻段(大于500GHz)的太赫茲倍頻電路，可以在保證倍頻器的一致性的同時提高倍頻器的性能，工作頻率高，易于制造，性能好，在太赫茲系統(tǒng)中具有良好的應(yīng)用前景。
[0005]本發(fā)明的技術(shù)方案如下:
一種基于MEMS技術(shù)的低損耗太赫茲倍頻器，其特征在于:包括上夾具、下夾具和位于上夾具和下夾具之間的薄膜基片，薄膜基片上設(shè)置有輸入波導(dǎo)結(jié)構(gòu)、砷化鎵薄膜電路結(jié)構(gòu)、砷化鎵薄膜芯片通道和輸出波導(dǎo)結(jié)構(gòu)，砷化鎵薄膜電路結(jié)構(gòu)放置于砷化鎵薄膜芯片通道上，砷化鎵薄膜芯片通道的一端連接輸入波導(dǎo)結(jié)構(gòu)，另一端連接輸出波導(dǎo)結(jié)構(gòu)，輸入波導(dǎo)結(jié)構(gòu)、砷化鎵薄膜電路結(jié)構(gòu)、砷化鎵薄膜芯片通道和輸出波導(dǎo)結(jié)構(gòu)形成的結(jié)構(gòu)即太赫茲信號傳輸通道。
[0006]砷化鎵薄膜電路結(jié)構(gòu)包括芯片本體、第一梁氏引線、第二梁氏引線、太赫茲肖特基二極管對、輸入耦合匹配單元和輸出耦合匹配單元，第一梁氏引線、第二梁氏引線、太赫茲肖特基二極管對、輸入耦合匹配單元和輸出耦合匹配單元均安置于芯片本體上；芯片本體通過第一梁氏引線和第二梁氏引線安置于砷化鎵薄膜芯片通道內(nèi)，第一梁氏引線的下面設(shè)置輸入耦合匹配單元，輸入耦合匹配單元和輸出耦合匹配單元連接，第一梁氏引線的上面設(shè)置有太赫茲肖特基二極管對，太赫茲肖特基二極管對通過輸入耦合匹配單元與輸入波導(dǎo)結(jié)構(gòu)連接，太赫茲肖特基二極管對通過輸出耦合匹配單元與輸出波導(dǎo)結(jié)構(gòu)連接，太赫茲肖特基二極管對通過第一梁氏引線連接到薄膜基片上以形成直流和射頻回路；芯片本體設(shè)置有輸入耦合匹配單元的一端懸置于輸入波導(dǎo)結(jié)構(gòu)內(nèi)，芯片本體設(shè)置有輸出耦合匹配單元的一端懸置于輸出波導(dǎo)結(jié)構(gòu)內(nèi)。
[0007]所述薄膜基片為鍍金的硅基薄膜基片。
[0008]所述硅基薄膜基片采用MEMS工藝中具有代表性的一種工藝收手段體硅工藝加工制取，其工藝流程如下:首先，在硅基基片上生長一層氧化硅層作為掩膜層；然后，通過光刻的方式在掩膜層上形成具有圖形的光刻膠，其中硅基基片需要制腔體的位置對應(yīng)的掩膜層裸露；其次，裸露的掩膜層通過干腐蝕的方法腐蝕掉，對應(yīng)位置的硅基基片通過氣相腐蝕劑進行腐蝕，得到設(shè)計所要求的深度和形狀，最后將剩下的掩膜層通過腐蝕劑進行腐蝕，這個過程對硅基基片不具有腐蝕特性，將最終剩下來的硅基基片通過濺射的方式進行金屬化鍍層操作，在娃基表面形成3um厚Ti/Cu/Au金屬層。
[0009]所述芯片本體為砷化鎵薄膜芯片。
[0010]所述整個砷化鎵薄膜電路結(jié)構(gòu)不采用無外部直流偏置饋電，太赫茲肖特基二極管對的反向串聯(lián)結(jié)構(gòu)，以實現(xiàn)偶次諧波抑制，整個電路結(jié)構(gòu)簡單，尺寸較小，有利于電路結(jié)構(gòu)加工和提升太赫茲倍頻器性能。
[0011]所述砷化鎵薄膜芯片及其部件的制作工藝選用電子束光刻、電感耦合反應(yīng)離子刻蝕、分子束外延、等離子體增強化學(xué)氣相沉積中的一種。
[0012]所述上夾具的下端面、下夾具的上端面和薄膜基片之間通過定位銷釘固定連接定位。
[0013]為了實現(xiàn)與外部其他器件相互連接，固定連接定位后成一體的上夾具、下夾具和薄膜基片的兩側(cè)面設(shè)置有法蘭盤結(jié)構(gòu)。
[0014]所述上夾具和下夾具的材質(zhì)均為金屬鋁，或者金屬銅。其中上夾具、下夾具與中間的硅基薄膜基片閉合形成波導(dǎo)結(jié)構(gòu)即輸入波導(dǎo)結(jié)構(gòu)、砷化鎵薄膜電路通道、輸出波導(dǎo)結(jié)構(gòu)。裝載太赫茲肖特基二極管的砷化鎵薄膜電路結(jié)構(gòu)通過第一梁氏引線粘接定位在砷化鎵薄膜電路通道里面；砷化鎵薄膜電路結(jié)構(gòu)的一端與輸入波導(dǎo)結(jié)構(gòu)連接，另一端與輸出波導(dǎo)結(jié)構(gòu)連接，從而形成整個太赫茲信號傳輸通道。
[0015]本發(fā)明采用MEMS技術(shù)微加工的硅基薄膜基片，與上下夾具形成閉合的輸入輸出波導(dǎo)結(jié)構(gòu)。砷化鎵薄膜電路結(jié)構(gòu)上的肖特基二極管采用平衡反向并聯(lián)的結(jié)構(gòu)，利于實現(xiàn)雜波抑制。砷化鎵薄膜電路結(jié)構(gòu)經(jīng)由梁氏引線固定在薄膜電路通道內(nèi)，通過輸入探針結(jié)構(gòu)耦合進入倍頻器結(jié)構(gòu)太赫茲信號經(jīng)過裝載在薄膜電路上的肖特基二極管產(chǎn)生諧波信號，其中有用的諧波信號結(jié)果輸出匹配結(jié)構(gòu)單元和輸出探針結(jié)構(gòu)經(jīng)輸出波導(dǎo)輸出。
[0016]本發(fā)明的有益效果如下:
本發(fā)明的砷化鎵薄膜電路結(jié)構(gòu)具有結(jié)構(gòu)緊湊，集成度高的特點；結(jié)構(gòu)適合高頻率倍頻器設(shè)計，倍頻性能好。本發(fā)明具有成本低，便于規(guī)模制造和適合高頻率倍頻器設(shè)計的特點:本發(fā)明中的腔體加工采用MEMS技術(shù)，2um的加工精度很好地保證了倍頻器的高頻性能和一致性，且減少了金屬夾具高精度微機械加工的費用。
【附圖說明】
[0017]圖1為本發(fā)明的立體結(jié)構(gòu)示意圖； 圖2為本發(fā)明的下半部分結(jié)構(gòu)示意圖；
圖3為本發(fā)明的下半部分局部放大示意圖；
圖4為本發(fā)明薄膜芯片的結(jié)構(gòu)示意圖。
[0018]其中，附圖標(biāo)記為:1金屬上夾具，2金屬下夾具，3硅基薄膜基片，4輸入波導(dǎo)結(jié)構(gòu)，5輸出波導(dǎo)結(jié)構(gòu)，6砷化鎵薄膜電路結(jié)構(gòu)，61芯片本體，62第一梁氏引線，63第二梁氏引線，64太赫茲肖特基二極管對，65輸入耦合匹配單元，66輸出耦合匹配單元，7法蘭盤結(jié)構(gòu)，8定位銷釘。
【具體實施方式】
[0019]下面對本發(fā)明的實施例作詳細說明，本實施例在以本發(fā)明技術(shù)方案為前提下進行實施，給出了詳細的實施方式和具體的操作過程，但本發(fā)明的保護范圍不限于下述的實施例。
[0020]如圖1-2所示，一種基于MEMS技術(shù)的低損耗太赫茲倍頻器，包括上夾具、下夾具和位于上夾具和下夾具之間的薄膜基片，薄膜基片上設(shè)置有輸入波導(dǎo)結(jié)構(gòu)、砷化鎵薄膜電路結(jié)構(gòu)、砷化鎵薄膜芯片通道和輸出波導(dǎo)結(jié)構(gòu)，砷化鎵薄膜電路結(jié)構(gòu)放置于砷化鎵薄膜芯片通道上，砷化鎵薄膜芯片通道的一端連接輸入波導(dǎo)結(jié)構(gòu)，另一端連接輸出波導(dǎo)結(jié)構(gòu)，輸入波導(dǎo)結(jié)構(gòu)、砷化鎵薄膜電路結(jié)構(gòu)、砷化鎵薄膜芯片通道和輸出波導(dǎo)結(jié)構(gòu)形成的結(jié)構(gòu)即太赫茲信號傳輸通道。
[0021]如圖3-4所示，所述砷化鎵薄膜電路結(jié)構(gòu)包括芯片本體、第一梁氏引線、第二梁氏引線、太赫茲肖特基二極管對、輸入耦合匹配單元和輸出耦合匹配單元，第一梁氏引線、第二梁氏引線、太赫茲肖特基二極管對、輸入耦合匹配單元和輸出耦合匹配單元均安置于芯片本體上；芯片本體通過第一梁氏引線和第二梁氏引線安置于砷化鎵薄膜芯片通道內(nèi)，第一梁氏引線的下面設(shè)置輸入耦合匹配單元，輸入耦合匹配單元和輸出耦合匹配單元連接，第一梁氏引線的上面設(shè)置有太赫茲肖特基二極管對，太赫茲肖特基二極管對通過輸入耦合匹配單元與輸入波導(dǎo)結(jié)構(gòu)連接，太赫茲肖特基二極管對通過輸出耦合匹配單元與輸出波導(dǎo)結(jié)構(gòu)連接；芯片本體設(shè)置有輸入耦合匹配單元的一端懸置于輸入波導(dǎo)結(jié)構(gòu)內(nèi)，芯