輸出緩沖器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種輸出緩沖器，且特別涉及一種具有電平位移電路的輸出緩沖器。
【背景技術(shù)】
[0002]隨著科技的發(fā)展，許多消費型的電子裝置出現(xiàn)在市場上，并且電子裝置的功能不斷的提升，以至于電子裝置的電路復雜度隨之增加。由于各個電路的電路設計不同，以至于各個電路所采用的電壓電平可能不同。此時，輸出緩沖器被配置于各個電路之間，以調(diào)整信號的電壓電平，進而使各電路的信號可正常地被傳送。其中，由于輸出緩沖器的電路元件眾多，以至于輸出緩沖器可能輸出電壓被調(diào)整但波形失真的信號。因此，如何降低輸出緩沖器所造成的波形失真，則成為設計輸出緩沖器的一個重點。

【發(fā)明內(nèi)容】

[0003]本發(fā)明提供一種輸出緩沖器，可降低輸出數(shù)據(jù)信號的失真度。
[0004]本發(fā)明的輸出緩沖器，包括一輸出級控制單元、一第一控制單元、一第二控制單元、一第一晶體管及一第二晶體管。輸出級控制單元接收一輸入數(shù)據(jù)信號以對應地提供一第一設定電壓及第二設定電壓。第一控制單元接收第一設定電壓以提供一第一控制電壓，其中第一控制電壓的高電壓電平的時間延遲小于第一控制電壓的低電壓電平的時間延遲。第二控制單元接收第二設定電壓以提供一第二控制電壓，其中第二控制電壓的高電壓電平的時間延遲大于第二控制電壓的低電壓電平的時間延遲，并且第一控制電壓的低電壓電平的時間延遲等于第二控制電壓的高電壓電平的時間延遲。第一晶體管的一第一端接收一外部電壓源，第一晶體管的一控制端接收第一控制電壓，第一晶體管的一第二端提供一輸出數(shù)據(jù)信號。第二晶體管的一第一端耦接第一晶體管的第二端，第二晶體管的一控制端接收第二控制電壓，第二晶體管的一第二端接收一接地電壓。
[0005]基于上述，本發(fā)明實施例的輸出緩沖器，由于第一晶體管的導通時間會受第一控制單元的影響而延后，第二晶體管的導通時間會受第二控制單元的影響而延后。并且，第一控制電壓的低電壓電平的時間延遲會等于第二控制電壓的高電壓電平的時間延遲。因此，可降低輸出數(shù)據(jù)信號的波形失真。
[0006]為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合說明書附圖作詳細說明如下。
【附圖說明】
[0007]圖1為依據(jù)本發(fā)明一實施例的輸出緩沖器的系統(tǒng)示意圖。
[0008]圖2是依據(jù)本發(fā)明的一實施例的輸出緩沖器的電路示意圖。
[0009]圖3是依據(jù)本發(fā)明的一實施例的輸出緩沖器的驅(qū)動波形示意圖。
[0010]圖4是依據(jù)本發(fā)明的一實施例的電平位移電路的電路示意圖。
[0011]圖5是依據(jù)本發(fā)明的一實施例的信號調(diào)整電路的電路示意圖。
[0012]附圖標記說明:
[0013]100:輸出緩沖器
[0014]110:輸出級控制單元
[0015]120:第一控制單元
[0016]130:第二控制單元
[0017]210:第一電平位移電路
[0018]220、240:信號調(diào)節(jié)電路
[0019]230:第二電平位移電路
[0020]400:電平位移電路
[0021]DATA:輸入數(shù)據(jù)信號
[0022]DQ:輸出數(shù)據(jù)信號
[0023]DTI?DT4:時間延遲
[0024]EDl ?ED2:下降沿
[0025]ERl ?ER4:上升沿
[0026]GND:接地電壓
[0027]HIZ:高阻抗信號
[0028]Ml:第一晶體管
[0029]M2:第二晶體管
[0030]M3?M8:晶體管
[0031]NDl:與非門
[0032]NOT:反相器
[0033]NOTl:第一反相器
[0034]N0T2:第二反相器
[0035]N0T3:第三反相器
[0036]N0T4:第四反相器
[0037]NRl:或非門
[0038]TGl:第一傳輸門
[0039]TG2:第二傳輸門
[0040]VCLl:第一控制電壓
[0041]VCL2:第二控制電壓
[0042]VDD:外部電壓源
[0043]VINT:內(nèi)部電壓源
[0044]VSl、VSlx:第一設定電壓
[0045]VS2:第二設定電壓
[0046]VSIl:第一反相設定電壓
[0047]VSI2:第二反相設定電壓
【具體實施方式】
[0048]圖1為依據(jù)本發(fā)明一實施例的輸出緩沖器的系統(tǒng)示意圖。請參照圖1，在本實施例中，輸出緩沖器100包括輸出級控制單元110、第一控制單元120、第二控制單元130、第一晶體管Ml及第二晶體管M2。其中第一晶體管Ml及第二晶體管M2可視為輸出緩沖器100的輸出級。
[0049]輸出級控制單元110接收一輸入數(shù)據(jù)信號DATA及高阻抗信號HIZ，以對應地提供第一設定電壓VSl及第二設定電壓VS2，換言之，輸出級控制單元110會依據(jù)高阻抗信號HIZ及數(shù)據(jù)信號DATA決定第一設定電壓VSl及第二設定電壓VS2的電壓電平。其中，第一設定電壓VSl及第二設定電壓VS2的預設電壓電平彼此反相，并且輸出級控制單元110輸出第一設定電壓VSl的上升回轉(zhuǎn)率大于其下降回轉(zhuǎn)率，輸出級控制單元110輸出第二設定電壓VS2的上升回轉(zhuǎn)率小于其下降回轉(zhuǎn)率。
[0050]舉例來說，當高阻抗信號HIZ為高電壓電平時，表示輸出級控制單元110為禁能狀態(tài)，而第一設定電壓VSl被設定為高電壓電平(對應預設電壓電平)，第二設定電壓VS2被設定為低電壓電平(對應預設電壓電平)，此時數(shù)據(jù)信號DATA的電壓電平可視為被忽略；當高阻抗信號HIZ為低電壓電平且數(shù)據(jù)信號DATA為高電壓電平時，第一設定電壓VSl及第二設定電壓VS2為低電壓電平；當高阻抗信號HIZ為高電壓電平且數(shù)據(jù)信號DATA為低電壓電平時，第一設定電壓VSl及第二設定電壓VS2為高電壓電平。
[0051 ] 第一控制單元120耦接電壓電平單元110以接收第一設定電壓VSl，以提供一第一控制電壓VCLl，其中第一控制電壓VCLl的高電壓電平的時間延遲小于第一控制電壓VCLl的低電壓電平的時間延遲，亦即第一設定電壓VSl切換至高電壓電平與第一控制電壓VCLl切至高電壓電平之間的時間差小于第一設定電壓VSl切換至低電壓電平與第一控制電壓VCLl切至低電壓電平之間的時間差。
[0052]第二控制單元130接收第二設定電壓VS2以提供第二控制電壓VCL2，其第二控制電壓VCL2的高電壓電平的時間延遲大于第二控制電壓VCL2的低電壓電平的時間延遲，并且第一控制電壓VCLl的低電壓電平的時間延遲等于第二控制電壓VCL2的高電壓電平的時間延遲。
[0053]第一晶體管Ml例如是P型晶體管。并且，第一晶體管Ml的源極(對應第一端)接收外部電壓源VDD，第一晶體管Ml的柵極(對應控制端)接收第一控制電壓VCL1，第一晶體管Ml的漏極(對應第二端)提供輸出數(shù)據(jù)信號DQ。第二晶體管M2例如是N型晶體管。并且，第二晶體管M2的漏極(對應第一端)耦接第一晶體管Ml的漏極，第二晶體管M2的柵極(對應控制端)接收第二控制電壓VCL2，第二晶體管M2的源極(對應第二端)接收接地電壓GND。
[0054]依據(jù)上述，由于第一控制電壓VCLl的低電壓電平的時間延遲等于第二控制電壓VCL2的高電壓電平的時間延遲，因此輸出數(shù)據(jù)信號DQ的上升沿與下降沿的相位延遲會相同，以至于可降低輸出數(shù)據(jù)信號DQ的波形失真。
[0055]圖2是依據(jù)本發(fā)明的一實施例的輸出緩沖器的電路示意圖。請參照圖1及圖2，其中相同或相似元件使用相同或相似標號。在本實施例中，輸出級控制單元I1例如包括第一反相器N0T1、與非門NDl及或非門NR1。第一反相器NOTl的輸入端接收高阻抗信號HIZ。與非門NDl的第一輸入端I禹接第一反相器NOTl的輸出端,與非門NDl的第二輸入端接收輸入數(shù)據(jù)信號DATA，與非門NRl的輸出端提供第一設定電壓VSl。或非門NRl的第一輸入端接收高阻抗信號HIZ，或非門NRl的第二輸入端接收輸入數(shù)據(jù)信號DATA，或非門NRl的輸出端提供第二設定電壓VS2。
[0056]第一控制單兀120例如包括第一傳輸門TG1、第一電平位移電路210、第二反相器N0T2及信號調(diào)節(jié)(redriver)電路220。第一傳輸門TGl的輸入端接收第一設定電壓VS1，第一傳輸門TGl的正控制端接收內(nèi)部電壓源VINT，第一傳輸門TGl的負控制端接收接地電壓GND，用以傳送第一設定電壓VSl (亦即第一設定電壓VSlx)，其中內(nèi)部電壓源VINT例如低于外部電壓源VDD。
[0057]第一電平位移電路210 I禹接第一傳輸門TGl的輸出端以接收第一設定電壓VSlx,且提供第一反相設定電壓VSI1，其中第一電平位移電路210的上升回轉(zhuǎn)率(slew rate)小于其下降回轉(zhuǎn)率，亦即第一反相設定電壓VSIl的電壓上升速度小于其電壓下降速度。
[0058]第二反相器N0T2的輸入端耦接第一電平位移電路210的輸出端以接收第一反相設定電壓VSI1，第二反相器N0T2的輸出端提供第一控制電壓VCLl。信號調(diào)節(jié)電路220耦接第二反相器N0T2的輸出端以接收第一控制電壓VCLl，用以調(diào)整第一控制電壓VCLl的信號品質(zhì)后提供至第一晶體管Ml的柵極。
[0059]第二控制單元130例如包括第三反相器N0T3、第二電平位移電路230、第二傳輸門TG2及信號調(diào)節(jié)電路240。第三反相器N0T3的輸入端接收第二設定電壓VS2，第三反相器N0T3的輸出端提供第二反相設定電壓VSI2。第二電平位移電路230耦接第三反相器N0T3的輸出端以接收第二反相設定電壓VSI2，且提供第二控制電壓VCL2，其中第二電平位移電路230的上升回轉(zhuǎn)率大于其下降回轉(zhuǎn)率，亦即第二控制電壓VCL2的電壓上升速度小于其電壓下降速度。
[0060]第二傳輸門TG2的輸入端耦接第二電平位移電路230，第二傳輸門TG2的正控制端接收外部電壓源VDD，第二傳輸門TG2的負控制端接收接地電壓GND，用以接收及傳送第二控制電壓VCL2。信號調(diào)節(jié)電路240耦接第二傳輸門TG2的輸出端以接收第二控制電壓VCL2，用以調(diào)整第二控制電壓VCL2的信號品質(zhì)后提供至第二晶體管M2的柵極。
[0061]圖3是依據(jù)本發(fā)明的一實施例的輸出緩沖器的驅(qū)動波形示意圖。請參照圖2及圖3，其中相同或相似元件使用相同或相似標號。在本實施例中，當輸入數(shù)據(jù)信號DATA由低電壓電平改變至高電壓電平，輸出級控制單元110會控制第一設定電壓VSl由高電壓電