用于圖像傳感器列級循環(huán)adc的數(shù)字校準方法
【技術領域】
[0001] 本發(fā)明涉及圖像傳感器集成電路設計領域，尤其列級ADC架構及其校準算法設 計。具體講，涉及用于圖像傳感器列級循環(huán)ADC的數(shù)字校準方法。 技術背景
[0002] 近年來，對高性能互補金屬氧化物半導體（Complementary Metal Oxide Semiconductor, CMOS)圖像傳感器的需求增加，刺激了相關的研究。其中關鍵模塊為列并行 模數(shù)轉換器（Analog to Digital Converter, ADC),該模塊有多種實現(xiàn)方式，比如單斜ADC、 逐次逼近型ADC以及循環(huán)（Cyclic)ADC等。綜合考慮精度、速度和面積以及功耗的要求，循 環(huán)ADC是一種比較常用的實現(xiàn)方式。
[0003] 循環(huán)ADC的精度受限于許多非理想因素，比如比較器失調(diào)、電荷注入、運放有限增 益以及電容失配等。為了糾正ADC的非線性誤差，有很多校準算法被提出。其中模擬校準 算法包括電容比例無關技巧以及隨機反饋電容交換技術等，該類算法通過增加電路復雜度 和額外時鐘來換取精度上的提高。數(shù)字校準算法包括前臺校準和后臺校準，后臺校準算法 的硅片實現(xiàn)面積較大，不能集成進列級ADC里。同時數(shù)字模塊受環(huán)境的影響要弱于模擬模 塊，因此綜合考慮選擇前臺數(shù)字校準算法進行校準。
[0004] 2008年，數(shù)字校準模塊首次集成進圖像傳感器里，該模塊需要存儲640列ADC的誤 差，面積非常大，因此只能整個芯片共用一個校準模塊。芯片級校準模塊的缺點是校正需要 逐列進行，完成640列誤差參數(shù)的提取，需要消耗很長的時間。2014年，針對兩級循環(huán)ADC 的校準方法被提出。該方法的缺點是僅僅在系統(tǒng)上電的時候提取誤差參數(shù)，當電路參數(shù)發(fā) 生變化時，無法進行實時校正。

【發(fā)明內(nèi)容】

[0005] 為克服現(xiàn)有技術的不足，本發(fā)明旨在克服電容失配和運放有限增益造成的非線 性問題，同時大大減小數(shù)字部分的面積。為此，本發(fā)明采取的技術方案是，用于圖像傳感 器列級循環(huán)ADC的數(shù)字校準方法，包括以下步驟：Cyclic ADC每個循環(huán)的乘法數(shù)模轉換器 (Multiply Digital to Analog Converter，MDAC)傳輸函數(shù)受電容失配、有限運放增益以 及運放輸入失調(diào)的影響，其表達式用符號表示為：
[0006] Voutil= (1-p) [(2-g) Voutil ^b1 !X (1-g) XVref- ε Vj
[0007] 其中ρ代表有限運放增益引入的誤差，g代表采樣電容和反饋電容失配引入的誤 差，ε代表了運放輸入失調(diào)的誤差系數(shù)，Vref表不ADC的參考電壓，Vos表不運放的輸入失 調(diào)電壓，Vout，i表示第i次循環(huán)MDAC輸出電壓，bi表示第i次循環(huán)子ADC數(shù)字輸出；
[0008] 首先設輸入電壓為Vref/4,然后控制第一級子ADC (sub-ADC)的輸出為01，其它低 位正常量化，最終得到數(shù)字輸出D2 ;輸入電壓保持Vref/4不變，控制第一級sub-ADC的輸 出為10,其他低位正常量化，最終得到數(shù)字輸出D3 ;同理，給定輸入電壓為-Vref/4,第一級 sub-ADC的輸出強迫置為00,得到數(shù)字輸出D0,第一級sub-ADC的輸出強迫置為01，得到數(shù) 字輸出Dl ;在全部獲得比較器閾值點處的四個帶有誤差參數(shù)的數(shù)字輸出后，下一步就是在 數(shù)字域提取誤差：其中D3與D2的差值即在數(shù)字域提取的比較器閾值電壓Vref/4處的權重 誤差，Dl與DO的差值即在數(shù)字域提取的比較器閾值電壓-Vref/4處的權重誤差，提取完誤 差后，開始對每一級的數(shù)字輸出進行補償糾正，補償表達式如下：
[0010] 其中δ D (Vref)代表數(shù)字域提取的權重誤差，b代表量化每一位時SUb-ADC的數(shù)字 輸出；當正常量化某一個輸入信號時，需要根據(jù)每一位輸出的b值，選擇相應的補償誤差； 當輸入信號處在兩個比較器閾值之間時，以其為補償基準補償另外兩個區(qū)間的數(shù)字輸出， 當輸入電壓大于Vref/4時，數(shù)字輸出就要減去對應誤差，而當輸入電壓小于-Vref/4時，數(shù) 字輸出就要加上對應誤差，以實現(xiàn)數(shù)字校準的目的。
[0011] 開關電容引入的kT/c熱噪聲通過增加電容面積來解決，開關有限導通電阻引入 的非線性通過設計自舉開關來降低，電荷分享造成的采樣偏差通過兩相不交疊時鐘的引入 來消除。
[0012] 兩個比較器閾值點的權重誤差利用寄存器來存儲。當提取完所有誤差后，數(shù)字模 塊關斷所有測試連接，MDAC恢復正常配置和量化；正常轉換時，將sub-ADC的輸出接入冗余 位（Redundant Signed Digit，RSD)數(shù)字糾正模塊，通過判斷輸入在哪個量化區(qū)間，進行對 應的數(shù)字補償，最終得到校正后的數(shù)字輸出Dciutt3
[0013] 本發(fā)明的技術特點及效果：
[0014] 發(fā)明的數(shù)字校正算法不僅能夠有效地改善電容失配和運放有限增益造成的ADC 輸出非線性問題，同時由于面積較小可以集成列級ADC里，其版圖實現(xiàn)如圖5所示。數(shù)字校 準模塊集成進列里，可以不用逐列獲取誤差參數(shù)，大大提高了誤差參數(shù)提取的速度。
【附圖說明】：
[0015] 圖1 :計入誤差的循環(huán)ADC傳輸曲線；
[0016] 圖2 :數(shù)字域補償后的循環(huán)ADC傳輸曲線；
[0017] 圖3 :數(shù)字校準ADC系統(tǒng)示意圖；
[0018] 圖4 :數(shù)字校準ADC的版圖實現(xiàn)；
[0019] 圖5 :ADC輸出FFT頻譜圖（a)校準前（b)校準后。
【具體實施方式】
[0020] Cyclic ADC每個循環(huán)的MDAC傳輸函數(shù)受電容失配、有限運放增益以及運放輸入 失調(diào)的影響，其表達式用符號表示為：
[0021] Voutil= (1-p) [(2-g) Voutil ^b1 !X (1-g) XVref- ε Vj
[0022] 其中ρ代表有限運放增益引入的誤差，g代表采樣電容和反饋電容失配引入的誤 差，ε代表了運放輸入失調(diào)的誤差系數(shù)，Vref表不ADC的參考電壓，Vos表不運放的輸入失 調(diào)電壓，Vout，i表示第i次循環(huán)MDAC輸出電壓，bi表示第i次循環(huán)子ADC數(shù)字輸出。理想 情況下，P = 〇，ε = 1，g = 0, Vos = 0。傳輸函數(shù)中未體現(xiàn)的誤差可以通過某些特殊的設 計技巧來解決，比如：開關電容引入的kT/c熱噪聲可以通過增加電容面積來解決，開關有 限導通電阻引入的非線性可以通過設計自舉開關來降低，電荷分享造成的采樣偏差可以通 過兩相不交疊時鐘的引入來消除。傳輸函數(shù)中體現(xiàn)的誤差，比如運放的輸入失調(diào)引入的只 是固定偏差不影響ADC的線性度，所以本設計并未考慮其影響。下面重點分析電容失配和 運放增益不足引入的誤差及其校準方法。
[0023] 從上式可以看出，在模擬域中，（1-p) (l-g)bV