循環(huán)adc的乘法數(shù)模轉(zhuǎn)換器電路及電容共享拓?fù)溆糜赾mos圖像傳感器的列并行讀出電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路領(lǐng)域，具體涉及一種基于電容和時鐘縮放技術(shù)的CMOS圖像傳感器的循環(huán)ADC讀出電路。
【背景技術(shù)】
[0002]循環(huán)模擬數(shù)字轉(zhuǎn)換器(ADC)在中等分辨率中速數(shù)據(jù)轉(zhuǎn)換應(yīng)用中使用廣泛。與流水線ADC相比，其結(jié)構(gòu)簡單，與逐次逼近型ADC相比，其具有規(guī)模較小的電容陣列設(shè)計。
[0003]圖1顯示了一個具有電容共享拓?fù)溆糜贑MOS圖像傳感器的列并行讀出電路的典型循環(huán)ADC原理圖。MDAC可以每級1.5位拓?fù)浣Y(jié)構(gòu)進(jìn)行配置，它由一個主放大器，Cs和Cf兩個電容，多相位控制開關(guān)晶體管，兩個鎖存比較器和一些數(shù)字邏輯單元構(gòu)成。〃V-cp-H〃和〃V-cp-L〃是兩個鎖存比較器用來控制輸入每級1.5位的邏輯電路的參考電壓。"V-ref-H"，"V-ref-L"和"VCM"是數(shù)字模擬轉(zhuǎn)換器的反饋電壓，這是由邏輯電路結(jié)果的第3位決定的。在采樣階段和電荷轉(zhuǎn)移階段都要使用’Cf’電容器。通過這種電容器共享技術(shù)，’Cs’和’Cf’只需相同的電容，便能夠使殘留電壓放大2倍。
[0004]循環(huán)ADC作為流水線ADC具有和MDAC相似的拓?fù)浣Y(jié)構(gòu)。但是在再利用MDAC的每個量化周期中，只有一級MDAC是必要的。在流水線ADC中，每一級MDAC都有一個輸入?yún)⒖荚肼?。這是由它的前段增益衰減得到的。然而，由于固定單級MDAC的拓?fù)浣Y(jié)構(gòu)，循環(huán)ADC難以在每個周期中優(yōu)化。例如，’Cs’和’Cf’每位都有一個恒定的量化電容。因此，即使在LSB轉(zhuǎn)換階段，放大器必須總是驅(qū)動一個大的電容負(fù)載。非標(biāo)量電容的傳統(tǒng)特性和循環(huán)ADC的固定循環(huán)周期給低功耗優(yōu)化提供了相當(dāng)大的空間。

【發(fā)明內(nèi)容】

[0005]鑒于此，本發(fā)明的目的之一是提供一種基于電容和時鐘縮放技術(shù)的CMOS圖像傳感器的循環(huán)ADC讀出電路，本發(fā)明的目的之二是提供一種電容共享拓?fù)溆糜贑MOS圖像傳感器的列并行讀出電路。
[0006]本發(fā)明的目的是通過以下技術(shù)方案實現(xiàn)的，一種循環(huán)ADC的乘法數(shù)模轉(zhuǎn)換器電路，包括容值可變的取樣電容單元、容值可變的反饋電容單元和放大器，所述取樣電容單元的輸入端、反饋電容單元的輸入端經(jīng)第一開關(guān)分別與輸入端連接，所述取樣電容單元還通過第二開關(guān)與控制信號連接，所述取樣電容單元的輸出端經(jīng)第九開關(guān)與電壓單元的一端連接，所述電壓單元的另一端經(jīng)第十開關(guān)與放大器的輸入端連接，所述取樣電容單元的輸出端經(jīng)第二開關(guān)與反饋電容單元的輸入端連接，且反饋電容單元的輸入端與放大器的輸入端連接，反饋電容單元的輸出端經(jīng)第四開關(guān)與放大器的輸出端連接，所述放大器的輸出端經(jīng)第三開關(guān)與取樣電容單元的輸入端連接。
[0007]優(yōu)選的，所述取樣電容單元包括并聯(lián)設(shè)置的η個子電容，其中的n-Ι個子電容各串聯(lián)一個控制開關(guān)。
[0008]優(yōu)選的，所述反饋電容單元包括并聯(lián)設(shè)置的η個子電容，其中的n-Ι個子電容各串聯(lián)一個控制開關(guān)。
[0009]優(yōu)選的，所述放大器包括NM0S管Ml?M4和PM0S管M5?M8，NM0S管Ml的柵極作為放大器的輸入端，NM0S管Ml的漏極分別與NM0S管M3的柵極、NM0S管M2的源極連接，NM0S管M2的柵極分別與NM0S管M3的漏極、PM0S管M8的漏極連接，PM0S管的柵極接VBP，PM0S管的源極接電源，所述NM0S管的漏極作為放大器的輸出端，NM0S管的漏極與PM0S管M5的漏極連接，PM0S管M5的源極分別與PM0S管M7的柵極、PM0S管M6的漏極連接，所述PM0S管M6的源極接電源，所述PM0S管M6的柵極與NM0S管Ml的柵極連接，所述PM0S管M5的柵極分別與PM0S管M7的漏極、NM0S管M4的漏極連接，NM0S管M4的柵極接VBN，PM0S管M7的源極接電源，所述NM0S管Ml、NM0S管M3和NM0S管M4的源極接低電平。
[0010]優(yōu)選的，所述電壓單元的輸出電壓和低電平由電荷栗產(chǎn)生，所述電荷栗包括開關(guān)SW1?SW5和電容C1?C3，開關(guān)SW1的一端接外部電壓，開關(guān)SW1的另一端分別與開關(guān)SW2、開關(guān)SW6的一端連接，開關(guān)SW1的另一端經(jīng)電容C1分別與開關(guān)SW5、開關(guān)SW4、開關(guān)SW3的一端連接，開關(guān)SW2的另一端、開關(guān)SW3的另一端接地，所述開關(guān)SW5的另一端經(jīng)電容C2接地，所述開關(guān)SW4的另一端經(jīng)電容C3接地，所述開關(guān)SW6的另一端經(jīng)電容C2接地，所述開關(guān)SW1?SW5的狀態(tài)由外部控制信號控制。
[0011]本發(fā)明的目的之二是通過以下技術(shù)方案實現(xiàn)的，一種電容共享拓?fù)溆糜贑MOS圖像傳感器的列并行讀出電路，包括前述的循環(huán)ADC的乘法數(shù)模轉(zhuǎn)換器電路。
[0012]由于采用了上述技術(shù)方案，本發(fā)明具有如下的優(yōu)點:
[0013]通過浮動調(diào)整部分采樣電容以及反饋電容，在LSB轉(zhuǎn)換期間主放大器具有顯著的減載。從而可以使LSB的周期比MSB的周期運(yùn)行的更快。所提出的電容縮放技術(shù)僅介紹了由于殘留電壓放大而產(chǎn)生的可忽略的額外的量化噪聲，在0.18um的CMOS中硅也正是表現(xiàn)出此特性。
[0014]假設(shè)輸入取樣信號要用T0時間，第一個量化時鐘循環(huán)是2T0，如果使用本發(fā)明只需要9.5T0的轉(zhuǎn)換時間。一個沒有使用本發(fā)明的設(shè)計方案，假設(shè)0到10位需要相同的量化時間2T0，那么它的總轉(zhuǎn)換時間將超過23T0。
[0015]根據(jù)在相同噪聲要求條件下的仿真結(jié)果，本發(fā)明與傳統(tǒng)的ADC設(shè)計方案相比提高了至少40 %的能源利用率。
【附圖說明】
[0016]為了使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合附圖對本發(fā)明作進(jìn)一步的詳細(xì)描述，其中:
[0017]圖1為電容共享拓?fù)溆糜贑MOS圖像傳感器的列并行讀出電路的典型循環(huán)ADC原理圖；
[0018]圖2為循環(huán)ADC的乘法數(shù)模轉(zhuǎn)換器(MDAC)電路原理圖；
[0019]圖3為循環(huán)ADC時序圖；
[0020]圖4為放大器的電路原理圖；；
[0021]圖5為電荷栗以及時序分析圖；
[0022]圖6為低回扣噪聲鎖存比較器原理圖(Two Latch Comparators)；
[0023]圖7為MDAC傳輸輸出仿真結(jié)果。
【具體實施方式】
[0024]以下將結(jié)合附圖，對本發(fā)明的優(yōu)選實施例進(jìn)行詳細(xì)的描述；應(yīng)當(dāng)理解，優(yōu)選實施例僅為了說明本發(fā)明，而不是為了限制本發(fā)明的保護(hù)范圍。
[0025]所提出的循環(huán)ADC的乘法數(shù)模轉(zhuǎn)換器(MDAC)電路原理圖如圖2所示，電路工作時序原理圖如圖3所示。
[0026]—種循環(huán)ADC的乘法數(shù)模轉(zhuǎn)換器電路，其特征在于:包括容值可變的取樣電容單元、容值可變的反饋電容單元和放大器，所述取樣電容單元的輸入端、反饋電容單元的輸入端經(jīng)第一開關(guān)(Ps_d)分別與輸入端連接，所述取樣電容單元還通過第二開關(guān)(Pa)與控制信號連接，所述取樣電容單元的輸出端經(jīng)第九開關(guān)(Psf)與電壓單元(VCM)的一端連接，所述電壓單元(VCM)的另一端經(jīng)第十開關(guān)(Ps)與放大器的輸入端連接，所述取樣電容單元的輸出端經(jīng)第二開關(guān)與反饋電容單元的輸入端連接，且反饋電容單元的輸入端與放大器的輸入端連接，反饋電容單元的輸出端經(jīng)第四開關(guān)(nPs_d)與放大器的輸出端連接，所述放大器的輸出端經(jīng)第三開關(guān)(Pf)與取樣電容單元的輸入端連接。
[0027]所述取樣電容單元包括并聯(lián)設(shè)置的η個子電容(CsO?Csn-Ι)，其中的n-Ι個子電容各串聯(lián)一個控制開關(guān)，在本實施例中，以四個子電容進(jìn)行說明，即電容CsO不串聯(lián)開關(guān)，電容Csl串聯(lián)第六開關(guān)S0，電容Cs2串聯(lián)第七開關(guān)S1，電容Cs3串聯(lián)第八開關(guān)S2。
[0028]所述反饋電容單元包括并聯(lián)設(shè)置的η個子電容(CfO?Cfn-Ι)，其中的n-Ι個子電容各串聯(lián)一個控制開關(guān)，在本實施例中，同樣以四個子電容進(jìn)行說明，即電容CsO不串聯(lián)開關(guān)，電容Cfl串聯(lián)第六開關(guān)S0，電容Cf2串聯(lián)第七開關(guān)S1，電容Cf3串聯(lián)第八開關(guān)S2。
[0029]取樣電容Cs和反饋電容Cf被分成四個子電容，每個子電容的大小為250Ff.子電容CsO和CfO是硬鏈接，而其它三個子電容通過S0?S2由傳遞門所控制。在取樣階段Ps，所有的電容是連接在輸入端，總的輸入電容為2Pf..在量化階段，反饋電容Cf連接到放大器的輸出端Vout，由反相延時取樣邏輯端口 nPs_dK控制。在前兩個轉(zhuǎn)換時鐘，S0?S2保持關(guān)閉，并且由每級1.5位ADC在固定的時鐘循環(huán)T0下所控制。當(dāng)進(jìn)入第三個轉(zhuǎn)換時鐘，S0打開，S1和S2關(guān)閉，此時Cs和Cf電容之和只有原來總電容的3/4。由于放大器的負(fù)載電容的減小，所以我們能夠縮減時鐘