。
【具體實(shí)施方式】
[0024]下面結(jié)合實(shí)施例對(duì)本發(fā)明的內(nèi)容作進(jìn)一步敘述。
[0025]—種基于數(shù)字鎖相環(huán)實(shí)現(xiàn)的時(shí)鐘數(shù)據(jù)恢復(fù)系統(tǒng)，包括鑒相器、數(shù)字濾波器、數(shù)控振蕩器和分頻器，所述的鑒相器與數(shù)字濾波器相連，所述的數(shù)字濾波器與數(shù)控振蕩器相連，所述的數(shù)控振蕩器與分頻器相連，所述的分頻器與鑒相器相連；所述鑒相器采用異或門(mén)鑒相器，所述數(shù)字濾波器采用K變模的加減計(jì)數(shù)器，所述數(shù)控振蕩器采用脈沖加減模塊，所述分頻器采用N分頻器。
[0026]所述鑒相器、數(shù)字濾波器、數(shù)控振蕩器和分頻器集成在一塊FPGA芯片上。
[0027]所述的FPGA芯片采用Virtex-4中型號(hào)為xc4vsx55的芯片。
[0028]鎖相環(huán)是一個(gè)相位反饋控制系統(tǒng)，在數(shù)字鎖相環(huán)中，由于誤差控制信號(hào)是離散的數(shù)字信號(hào)，而不是模擬電壓，因而受控的輸出電壓的改變是離散的而不是連續(xù)的；此外，環(huán)路組成部件也全用數(shù)字電路實(shí)現(xiàn)，故而這種鎖相環(huán)就稱(chēng)之為全數(shù)字鎖相環(huán)(ADPLL)，其主要由數(shù)字鑒相器DPD、數(shù)字環(huán)路濾波器DLF、數(shù)控振蕩器DC0和分頻器(可控變模N)4部分構(gòu)成，其中數(shù)控振蕩器與數(shù)字環(huán)路濾波器的時(shí)鐘頻率為2NFc，其中Fc為環(huán)路中心頻率，相差180 度。
[0029]全數(shù)字鎖相環(huán)(ADPLL)是一種相位反饋控制系統(tǒng)。它根據(jù)輸入信號(hào)與本地恢復(fù)時(shí)鐘F_out之間的相位誤差(超前還是滯后)信號(hào)送入數(shù)字環(huán)路濾波器DLF中對(duì)相位誤差信號(hào)進(jìn)行平滑濾波，并生成控制DC0動(dòng)作的相位超前滯后調(diào)整輸出控制信號(hào)，DC0根據(jù)控制信號(hào)給出的指令，利用加減脈沖控制電路調(diào)節(jié)相位，通過(guò)連續(xù)不斷的反饋調(diào)節(jié)，使其輸出時(shí)鐘F_out的相位跟蹤輸入信號(hào)流的相位。
[0030]全數(shù)字鎖相環(huán)的工作流程可以描述如下:
[0031]如圖1所示，⑴當(dāng)環(huán)路失鎖時(shí)，數(shù)字鑒相器(DPD)比較輸入信號(hào)(F_in)和輸出信號(hào)(F_reC0Ver)之間的相位差異，并產(chǎn)生控制數(shù)字環(huán)路濾波器計(jì)數(shù)的控制信號(hào)(phase_detect);常用的全數(shù)字鑒相器有三種類(lèi)型:JK觸發(fā)鑒相器(JK-flipflop PD)奈奎斯特鑒相器(NRPD)和希爾伯特變換鑒相器。本發(fā)明中采用基于JK觸發(fā)鑒相器原理的異或門(mén)(X0R)鑒相器。當(dāng)使用異或門(mén)鑒相器時(shí)，其輸出誤差信號(hào)phaSe_deteCt作為數(shù)字環(huán)路濾波器的計(jì)數(shù)方向信號(hào)。環(huán)路鎖定時(shí)，phase_detect為一占空比50%的方波，此時(shí)的絕對(duì)相位差為90°。因此異或門(mén)鑒相器相位差極限為±90°。
[0032](2)數(shù)字環(huán)路濾波器(DLF)根據(jù)計(jì)數(shù)方向控制信號(hào)(phaSe_deteCt)調(diào)整內(nèi)部計(jì)數(shù)值，從而控制數(shù)控振蕩器調(diào)整相位。當(dāng)phase_detect為高時(shí)進(jìn)行減計(jì)數(shù)，并當(dāng)計(jì)數(shù)值到達(dá)0時(shí)，輸出借位脈沖信號(hào)(borrow);為低進(jìn)行加計(jì)數(shù)，并當(dāng)計(jì)數(shù)值達(dá)到預(yù)設(shè)的K模值時(shí)，輸出進(jìn)位脈沖信號(hào)(carryo);脈沖加減電路則根據(jù)進(jìn)位脈沖信號(hào)(carryo)和借位脈沖信號(hào)(borrow)在電路輸出信號(hào)(idout)中進(jìn)行脈沖的增加和扣除操作，來(lái)調(diào)整輸出信號(hào)的頻率；重復(fù)上面的調(diào)整過(guò)程，當(dāng)環(huán)路進(jìn)入鎖定狀態(tài)時(shí)，DPD的輸出phaSe_deteCt為一占空比50%的方波，而K變模可逆計(jì)數(shù)器則周期性地產(chǎn)生進(jìn)位脈沖輸出carry和借位脈沖輸出borrow，導(dǎo)致脈沖加減電路的輸出idout周期性的加入和扣除半個(gè)脈沖。這樣對(duì)于輸出的頻率沒(méi)有影響，也正是基于這種原理，可以把等概率出現(xiàn)的噪聲很容易的去掉。
[0033]數(shù)字環(huán)路濾波器的性能影響跟蹤捕獲速度與跟蹤的穩(wěn)定性。此模塊輸出的相位超前與相位滯后信號(hào)可以控制DC0的相位調(diào)整。其環(huán)路帶寬可以根據(jù)實(shí)際要求調(diào)節(jié)。時(shí)鐘恢復(fù)模塊的鎖相環(huán)(PLL)帶寬決定著輸入數(shù)據(jù)中有多少抖動(dòng)可以傳輸?shù)交謴?fù)的時(shí)鐘內(nèi)。PLL帶寬越寬傳輸?shù)交謴?fù)時(shí)鐘內(nèi)的抖動(dòng)就越多，從而會(huì)減少眼圖中顯示的抖動(dòng)量。較窄的PLL帶寬會(huì)使時(shí)鐘信號(hào)更加干凈，產(chǎn)生的眼圖也將更精確地顯示出輸入數(shù)據(jù)中真實(shí)的抖動(dòng)情況。實(shí)際應(yīng)用中應(yīng)根據(jù)系統(tǒng)要求設(shè)置DLF內(nèi)部計(jì)數(shù)器的模數(shù)。
[0034](3)數(shù)控振蕩器(DC0:Digital Controlled Oscillator)，負(fù)責(zé)相位調(diào)整，由頻率穩(wěn)定的系統(tǒng)生成時(shí)鐘控制。數(shù)控振蕩器采用的是脈沖加減電路。時(shí)鐘為2Nfc。當(dāng)沒(méi)有進(jìn)位/借位信號(hào)時(shí)，其輸出對(duì)外部時(shí)鐘進(jìn)行二分頻；當(dāng)有進(jìn)位信號(hào)increase輸入時(shí)，則在原信號(hào)中插入半個(gè)脈沖，以提高原有信號(hào)的頻率；當(dāng)有借位信號(hào)decrease輸入時(shí)，則減去半個(gè)脈沖，以降低原有信號(hào)的頻率。
[0035](4)可編程分頻器:對(duì)DC0輸出的時(shí)鐘信號(hào)進(jìn)行預(yù)定分頻，得到相位跟隨輸入信號(hào)流變化的時(shí)鐘信號(hào)。
【主權(quán)項(xiàng)】
1.一種基于數(shù)字鎖相環(huán)實(shí)現(xiàn)的時(shí)鐘數(shù)據(jù)恢復(fù)系統(tǒng)，其特征在于:包括鑒相器、數(shù)字濾波器、數(shù)控振蕩器和分頻器，所述的鑒相器與數(shù)字濾波器相連，所述的數(shù)字濾波器與數(shù)控振蕩器相連，所述的數(shù)控振蕩器與分頻器相連，所述的分頻器與鑒相器相連；所述鑒相器采用異或門(mén)鑒相器，所述數(shù)字濾波器采用K變模的加減計(jì)數(shù)器，所述數(shù)控振蕩器采用脈沖加減模塊，所述分頻器采用N分頻器。2.根據(jù)權(quán)利要求1所述的基于數(shù)字鎖相環(huán)實(shí)現(xiàn)的時(shí)鐘數(shù)據(jù)恢復(fù)系統(tǒng)，其特征在于:所述鑒相器、數(shù)字濾波器、數(shù)控振蕩器和分頻器集成在一塊FPGA芯片上。3.根據(jù)權(quán)利要求2所述的基于數(shù)字鎖相環(huán)實(shí)現(xiàn)的時(shí)鐘數(shù)據(jù)恢復(fù)系統(tǒng)，其特征在于:所述的FPGA芯片采用Virtex-4中型號(hào)為xc4vsx55的芯片。
【專(zhuān)利摘要】本發(fā)明屬于數(shù)字信號(hào)處理領(lǐng)域，尤其涉及一種基于數(shù)字鎖相環(huán)實(shí)現(xiàn)的時(shí)鐘數(shù)據(jù)恢復(fù)系統(tǒng)，包括鑒相器、數(shù)字濾波器、數(shù)控振蕩器和分頻器，所述的鑒相器與數(shù)字濾波器相連，所述的數(shù)字濾波器與數(shù)控振蕩器相連，所述的數(shù)控振蕩器與分頻器相連，所述的分頻器與鑒相器相連；所述鑒相器采用異或門(mén)鑒相器，所述數(shù)字濾波器采用K變模的加減計(jì)數(shù)器，所述數(shù)控振蕩器采用脈沖加減模塊，所述分頻器采用N分頻器。本發(fā)明的基于數(shù)字鎖相環(huán)實(shí)現(xiàn)的時(shí)鐘數(shù)據(jù)恢復(fù)系統(tǒng)克服了直流零點(diǎn)漂移、器件飽和及易受電源和環(huán)境溫度變化等缺點(diǎn)。
【IPC分類(lèi)】H03L7/099, H03L7/08
【公開(kāi)號(hào)】CN105281752
【申請(qǐng)?zhí)枴緾N201510673804
【發(fā)明人】馬金科, 馮太明
【申請(qǐng)人】江蘇綠揚(yáng)電子儀器集團(tuán)有限公司
【公開(kāi)日】2016年1月27日
【申請(qǐng)日】2015年10月13日