充電泵、電位轉(zhuǎn)換電路及開關(guān)電路的制作方法
【專利說明】充電泵、電位轉(zhuǎn)換電路及開關(guān)電路
[0001]本申請以2014年6月23日申請的日本專利申請2014 — 128600號為基礎(chǔ)，并享受其優(yōu)先權(quán)，在此通過引用而包含其全部內(nèi)容。
技術(shù)領(lǐng)域
[0002]在此說明的實施方式總的涉及充電栗、電位轉(zhuǎn)換電路及開關(guān)電路。
【背景技術(shù)】
[0003]在便攜電話、智能手機等便攜終端的高頻電路部中，發(fā)送電路和接收電路經(jīng)由高頻信號用開關(guān)電路(以下，稱作高頻開關(guān)電路)選擇性地連接到共同的天線。
[0004]以往，對于這樣的高頻開關(guān)電路的開關(guān)元件，一直在用使用了化合物半導(dǎo)體的HEMT(High Electron Mobility Transistor:高電子迀移率晶體管)，但根據(jù)近年的低價格及小型化的要求，探討將其置換為形成于娃基板上的MOSFET (Metal Oxide SemiconductorField Effect Transistor:金屬氧化物半導(dǎo)體場效晶體管)。
[0005]可是，在通常的硅基板上所形成的MOSFET存在如下問題:由于源電極或漏電極與娃基板之間的寄生電容大，且娃為半導(dǎo)體，因此尚頻?目號的電力損失大。因而，提出有將尚頻開關(guān)電路形成在SOI (Silicon On Insulator)基板上的技術(shù)。
[0006]高頻開關(guān)的接通電位是高頻開關(guān)內(nèi)的MOSFET成為導(dǎo)通狀態(tài)的、接通電阻變得足夠小的柵極電位。而且，斷開電位是MOSFET成為截止?fàn)顟B(tài)的、即使高頻信號重疊也能夠充分維持截止?fàn)顟B(tài)的柵極電位。
[0007]當(dāng)接通電位低于所希望的電位(例如3V)時，高頻開關(guān)內(nèi)的FET的接通電阻變低，插入損失和接通畸變增大。而且，當(dāng)斷開電位高于所希望的電位(例如一 2V)時，最大允許輸入功率降低，斷開畸變增大。
[0008]這樣，當(dāng)高頻開關(guān)的柵極電位在接通時及斷開時均未設(shè)定為最佳電位時，高頻開關(guān)的電特性變差。由于這樣的原因，而需要用于將高頻開關(guān)的柵極電位設(shè)定成所希望的電位的電源電路。
[0009]為了生成所希望的電位，使用例如電平移位器。但是，構(gòu)成電平移位器的FET的耐壓并不那么高，因此根據(jù)所希望的電位的電位電平，可能存在超出FET的耐壓能力的情況。

【發(fā)明內(nèi)容】

[0010]實施方式提供在耐壓上限制少的充電栗及電位轉(zhuǎn)換電路、高次諧波畸變小的開關(guān)電路。
[0011]根據(jù)一個實施方式，充電栗具備:正電位生成電路，連接在基準電位節(jié)點與輸出節(jié)點之間，生成正電位；以及負電位生成電路，連接在上述基準電位節(jié)點與上述輸出節(jié)點之間，生成負電位，上述正電位生成電路具有:多級第一整流元件，串聯(lián)連接在上述基準電位節(jié)點與上述輸出節(jié)點之間；第一電容器及第二電容器，各自的一端交替地連接在上述多級第一整流元件的級間；第一端口，向上述第一電容器的另一端供給第一時鐘信號；以及第二端口，向上述第二電容器的另一端供給與上述第一時鐘信號相位相反的第二時鐘信號，上述負電位生成電路具有:多級第二整流元件，在上述基準電位節(jié)點和上述輸出節(jié)點之間，與上述多級第一整流元件反向地串聯(lián)連接；第三電容器及第四電容器，各自的一端交替地連接在上述多級第一整流元件的級間；第三端口，向上述第三電容器的另一端供給第三時鐘信號；以及第四端口，向上述第四電容器的另一端供給與上述第三時鐘信號相位相反的第四時鐘信號。
[0012]根據(jù)上述結(jié)構(gòu)的充電栗，能夠提供在耐壓上限制少的充電栗以及電位轉(zhuǎn)換電路、高次諧波畸變小的開關(guān)電路。
【附圖說明】
[0013]圖1是示出具備第一實施方式的充電栗1以及電位轉(zhuǎn)換電路2的開關(guān)電路3的概略結(jié)構(gòu)的框圖。
[0014]圖2是示出第一時鐘生成器11和第二時鐘生成器12的內(nèi)部結(jié)構(gòu)的電路圖。
[0015]圖3是示出充電栗1的內(nèi)部結(jié)構(gòu)的一個例子的電路圖。
[0016]圖4中，(a)是輸入到開關(guān)電路3的控制信號S1的信號波形圖，(b)是充電栗1的輸出信號的信號波形圖。
[0017]圖5A是示出對電位轉(zhuǎn)換電路2的輸出節(jié)點OUT連接了正電位鉗位電路19的例子的框圖。
[0018]圖5B是示出對電位轉(zhuǎn)換電路2的輸出節(jié)點OUT連接了負電位鉗位電路20的例子的框圖。
[0019]圖6中，(a)是示出與圖4(a)同樣的控制信號S1的信號波形的圖，(b)是示出設(shè)置了正電位鉗位電路19的情況下的充電栗1的輸出信號波形的圖。
[0020]圖7是不出使尚頻開關(guān)部4的內(nèi)部結(jié)構(gòu)的一部分與圖1的尚頻開關(guān)部4不同的例子的圖。
[0021]圖8是示出第二實施方式的開關(guān)電路3的概略結(jié)構(gòu)的框圖。
[0022]圖9是示出振蕩器21的內(nèi)部結(jié)構(gòu)的電路圖。
[0023]圖10是圖8的開關(guān)電路3的第一變形例，是將正電位鉗位電路19連接在電位轉(zhuǎn)換電路2的輸出節(jié)點OUT的圖。
[0024]圖11是圖8的開關(guān)電路3的第二變形例，是在開關(guān)電路3內(nèi)的各FET的主體與柵極之間連接有二極管的圖。
[0025]圖12是示出第三實施方式的高頻開關(guān)部4的詳細結(jié)構(gòu)的電路圖。
[0026]圖13是第三實施方式的電位轉(zhuǎn)換電路2及其周邊電路的框圖。
[0027]圖14是示出電平移位器36的內(nèi)部結(jié)構(gòu)的一個例子的電路圖。
[0028]圖15是示出第四實施方式的高頻開關(guān)部4的詳細結(jié)構(gòu)的電路圖。
[0029]圖16是第四實施方式的電位轉(zhuǎn)換電路2及其周邊電路的框圖。
【具體實施方式】
[0030]以下，參照【附圖說明】本發(fā)明的實施方式。在以下的實施方式中，以充電栗、電位轉(zhuǎn)換電路及開關(guān)電路內(nèi)的特征性結(jié)構(gòu)及動作為中心進行說明，但在充電栗、電位轉(zhuǎn)換電路及開關(guān)電路中，可能存在以下說明中省略了的結(jié)構(gòu)及動作。但是，這些省略的結(jié)構(gòu)及動作也包含于本實施方式的范圍中。
[0031](第一實施方式)
[0032]圖1是示出具備第一實施方式的充電栗1及電位轉(zhuǎn)換電路2的開關(guān)電路3的概略結(jié)構(gòu)的框圖。圖1的開關(guān)電路3具備電位轉(zhuǎn)換電路2和高頻開關(guān)部4。
[0033]高頻開關(guān)部4具有連接在高頻信號節(jié)點RF與接地節(jié)點之間的分流(shunt) FET組5。分流FET組5根據(jù)電位轉(zhuǎn)換電路2的輸出電位而接通或者斷開，在接通的狀態(tài)下使高頻信號節(jié)點RF與接地節(jié)點短路，在斷開的狀態(tài)下將高頻信號節(jié)點RF與接地節(jié)點截斷。
[0034]分流FET組5具有在高頻信號節(jié)點RF與接地節(jié)點之間串聯(lián)連接的多個FET6。之所以設(shè)置多個FET6，是為了將對一個FET6的漏極一源極間施加的電壓抑制為FET6的耐壓以下。各FET6的柵極經(jīng)由阻抗元件Rggl?[N]與電位轉(zhuǎn)換電路2的輸出節(jié)點共同地連接。而且，在各FET6的漏極一源極間連接有阻抗元件Rdsl?[N]。阻抗元件Rdsl?[N]用于在FET6斷開時不會使漏極一源極間電壓不穩(wěn)定。
[0035]在圖1的高頻開關(guān)部4中，僅設(shè)置一個分流FET組5，電位轉(zhuǎn)換電路2將該分流FET組5內(nèi)的全部FET6在相同的定時切換成接通或者斷開。
[0036]電位轉(zhuǎn)換電路2對從開關(guān)電路3的外部輸入的控制信號的電位電平進行轉(zhuǎn)換，生成用于切換分流FET組5的接通/斷開的切換控制信號Cont。
[0037]電位轉(zhuǎn)換電路2具有變頻器INV1、INV2、第一時鐘生成器11、第二時鐘生成器12及充電栗1。
[0038]變頻器INV1、INV2為二級串聯(lián)連接，后級的變頻器INV2的輸出供給至第一時鐘生成器11，前級的變頻器INV1的輸出供給至第二時鐘生成器12。
[0039]第一時鐘生成器11在控制信號S1是第一邏輯時進行振蕩動作，生成相位相互反轉(zhuǎn)的第一時鐘信號CK1及第二時鐘信號CK1/。第二時鐘生成器12在控制信號S1是第二邏輯時進行振蕩動作，生成相位相互反轉(zhuǎn)的第三時鐘信號CK2及第四時鐘信號CK2/。
[0040]第一時鐘生成器11和第二時鐘生成器12的內(nèi)部結(jié)構(gòu)相同，以例如圖2那樣的電路構(gòu)成。圖2的電路具有電流反射鏡部13及串聯(lián)連接的五級的邏輯反轉(zhuǎn)部14。
[0041 ] 電流反射鏡部13中流動與控制信號端口 EN的邏輯相應(yīng)的電流。電流反射鏡部13具有:在電源電位Vdd的節(jié)點與接地節(jié)點之間串聯(lián)連接的PM0S晶體管Q1、阻抗元件R1及NM0S晶體管Q2 ;與PM0S晶體管Q1電流反射鏡連接的PM0S晶體管Q3 ;以及連接在該PM0S晶體管Q3的漏電極與接地節(jié)點之間的NM0S晶體管Q4。
[0042]五級的邏輯反轉(zhuǎn)部14中，最初的三級構(gòu)成環(huán)式振蕩器15。在環(huán)式振蕩器15內(nèi)的各邏輯反轉(zhuǎn)部14的輸出節(jié)點與接地節(jié)點之間分別連接有電容器C。從前端(圖中左側(cè))起的第三級的邏輯反轉(zhuǎn)部14的輸出節(jié)點與初級的邏輯反轉(zhuǎn)部14的輸入節(jié)點連接。從環(huán)式振蕩器15的后級側(cè)的第四級的邏輯反轉(zhuǎn)部14的輸出節(jié)點輸出第二時鐘信號CK1/或者第四時鐘信號CK2/，從第五級的邏輯反轉(zhuǎn)部14的輸出節(jié)點輸出第一時鐘信號CK1或者第三時鐘信號CK2。
[0043]各邏輯反轉(zhuǎn)部14具有在電源電位Vdd的節(jié)點與接地節(jié)點之間串聯(lián)連接的四個晶體管Q5?Q8。這些晶體管的導(dǎo)電型按照相對于電源電壓Vdd的節(jié)點由近及遠的順序，依次為PM0S晶體管Q5、PM0S晶體管Q6、NM0S晶體管Q7、NM0S晶體管Q8。PM0S晶體管Q5與電流反射鏡部13內(nèi)的PMOS晶體管Q1構(gòu)成電流反射鏡電路。因此，在PMOS晶體管Q5中，流動與PMOS晶體管Q1成比例的電流。而且，NMOS晶體管Q8與NMOS晶體管Q4構(gòu)成電流反射鏡電路。因此，在NMOS晶體管Q8中，流動與NMOS晶體管Q4成比例的電流。
[0044]在控制信號端口 EN是高(high)(第一邏輯)的情況下，在電流反射鏡部13中流動電流，所以環(huán)式振蕩器15進行振蕩動作，輸出第一時鐘信號CK1 (第三時鐘信號CK2)和第二時鐘信號CKl/