集成電路和預充電/激活標志發(fā)生電路的制作方法
【專利說明】集成電路和預充電/激活標志發(fā)生電路
[0001]相關申請的交叉引用
[0002]本申請要求2014年6月16日提交的申請?zhí)枮?0-2014-0072855的韓國專利申請的優(yōu)先權，其全部內(nèi)容通過引用合并于此。
技術領域
[0003]本發(fā)明的各種實施例涉及集成電路，且更具體地涉及用于對二進制碼譯碼且執(zhí)行邏輯操作的技術。
【背景技術】
[0004]通常，使用二進制碼(S卩，編碼的信號)作為半導體器件的輸入信號以減少輸入信號的比特數(shù)量。例如，當存儲器件中包括1024個字線時，需要使用1024個選擇信號來選擇一個字線。然而，發(fā)送/接收1024個選擇信號可能是困難的。因而，使用由10比特的二進制碼形成的地址來發(fā)送/接收選擇信息。
[0005]圖1示出二進制碼和非二進制碼的普通信號的邏輯操作。
[0006]參見圖1，可能不能直接執(zhí)行3比特的二進制碼BC0DE〈0:2>和8個普通信號S〈0>至S〈7>的邏輯操作，例如，“與”操作或“或”操作。必須利用譯碼器110將3比特的二進制碼BC0DE〈0: 2>譯碼成8個信號DEC〈0>至DEC〈7>，然后被譯碼的8個信號DEC〈0>至DEC〈7>在邏輯操作電路120中與8個普通信號S〈0>至S〈7>邏輯地組合。
[0007]圖2說明產(chǎn)生用于支持存儲器件中的隱式預充電(imPRE)功能的預充電/激活標志信號頂PRE_FLAG的電路。
[0008]存儲器件的隱式預充電功能表示以下操作:如果對應于激活命令的存儲體處于預充電狀態(tài)，則直接執(zhí)行激活操作，而如果對應于激活命令的存儲體不處于預充電狀態(tài)(即，如果存儲體處于激活狀態(tài))，則首先執(zhí)行預充電操作，然后在預定時間之后執(zhí)行激活操作。例如，在存儲器件所包括的存儲體0處于激活狀態(tài)而存儲體1處于預充電狀態(tài)的情況下，當施加用于存儲體0的激活命令時，存儲體0被預充電，然后對存儲體0執(zhí)行激活操作。同時，當施加用于存儲體1的激活命令時，直接對存儲體1執(zhí)行激活操作。即，當激活命令被施加至存儲器件時，預充電/激活標志信號頂PRE_FLAG表示施加的激活命令對應于激活的存儲體還是預充電的存儲體。
[0009]參見圖2，用于產(chǎn)生預充電/激活標志信號頂PRE_FLAG的電路包括譯碼器210和邏輯操作電路220。
[0010]譯碼器210對為二進制碼的存儲體地址BA〈0:2>譯碼以產(chǎn)生存儲體選擇信號BS〈0:7>。存儲體地址BA〈0:2>與激活命令一起輸入，且當相應的存儲體被選中時，存儲體選擇信號BS〈0: 7>被激活。例如，當基于存儲體地址ΒΑ〈0: 2>而選中存儲體3時，存儲體選擇信號BS〈3>被激活。
[0011]邏輯操作電路220對存儲體選擇信號BS〈0:7>和激活信號RACT〈0:7>執(zhí)行邏輯操作，以產(chǎn)生預充電/激活標志信號頂PRE_FLAG。激活信號RACT〈0:7>表示相應的存儲體是處于激活狀態(tài)還是預充電狀態(tài)。舉一個實例，當存儲體2處于激活狀態(tài)時，激活信號RACT<2>具有邏輯高電平，以及當存儲體2處于預充電狀態(tài)時，激活信號RACT〈2>具有邏輯低電平。當存儲體選擇信號和相應的激活信號被激活時，換言之，當施加對應于當前處于激活狀態(tài)的存儲體的激活命令時，邏輯操作電路220激活預充電/激活標志信號頂PRE_FLAG。否則，邏輯操作電路220將預充電/激活標志信號頂PRE_FLAG去激活。預充電/激活標志信號頂PRE_FLAG被激活的事實表示，雖然激活命令被施加至存儲器件，但激活目標存儲體不處于激活狀態(tài)，因而在激活操作之前需要執(zhí)行預充電操作。同時，預充電/激活標志信號頂PRE_FLAG被去激活的事實表示，激活目標存儲體處于預充電狀態(tài)，因而可以立即執(zhí)行激活操作。
[0012]圖3A和圖3B是圖2中所示的邏輯操作電路220的詳細圖示。
[0013]圖3A說明邏輯操作電路220的實例。參見圖3A，邏輯操作電路220包括與門311至318和或門319。當在激活信號RACT〈0:7>和存儲體選擇信號BS〈0:7>之中同時激活對應的信號時，邏輯操作電路220激活預充電/激活標志信號頂PRE_FLAG。例如，當激活信號RACT〈4>和存儲體選擇信號BS〈4>被同時激活時，或當激活信號RACT〈6>和存儲體選擇信號BS〈6>被同時激活時，預充電/激活標志信號頂PRE_FLAG被激活。
[0014]盡管圖3A的邏輯操作電路220簡單，但多輸入的或門319可能由于其大的扇入(fan-1n)而不能在實際應用中使用。此外，與門通常利用與非門和反相器來實施，或門通常利用或非門和反相器來實施。因而，邏輯操作電路220可以具有圖3B中所示的結構。
[0015]如上所述，二進制碼廣泛使用在半導體器件中，但需要對二進制碼進行譯碼，以與其他信號進行邏輯操作。當二進制碼經(jīng)歷譯碼過程時，出現(xiàn)延遲，這導致最終輸出信號的延遲。另外，由于譯碼過程需要譯碼器電路，所以電路面積可能增加。

【發(fā)明內(nèi)容】

[0016]本發(fā)明的各種實施例針對一種能夠同時執(zhí)行二進制碼的譯碼操作和二進制碼與其他信號之間的邏輯操作的電路結構。
[0017]根據(jù)本發(fā)明的一個實施例，一種集成電路可以包括:第一級，包括第一邏輯門，每個第一邏輯門對第一信號至第N信號之中的相應信號和二進制碼的第一比特執(zhí)行第一邏輯操作；以及第二級，包括第二邏輯門，每個第二邏輯門對第一邏輯門的相應輸出信號執(zhí)行第二邏輯操作，且基于二進制碼的第二比特來重置。
[0018]根據(jù)本發(fā)明的一個實施例，一種集成電路可以包括:第一邏輯門，接收第一信號和二進制碼的第一比特的反相信號；第二邏輯門，接收第二信號和二進制碼的第一比特；第三邏輯門，接收第三信號和二進制碼的第一比特的反相信號；第四邏輯門，接收第四信號和二進制碼的第一比特；第五邏輯門，接收第一邏輯門和第二邏輯門的輸出信號，且適于基于二進制碼的第二比特來重置；以及第六邏輯門，接收第三邏輯門和第四邏輯門的輸出信號，且適于基于二進制碼的第二比特的反相信號來重置。
[0019]根據(jù)本發(fā)明的一個實施例，一種預充電/激活標志發(fā)生電路可以包括:第一級，包括第一邏輯門，每個第一邏輯門對第一激活信號至第N激活信號之中的相應信號和存儲體地址的第一比特執(zhí)行第一邏輯操作，其中第一激活信號至第N激活信號分別表示第一存儲體至第N存儲體是否激活；以及第二級，包括第二邏輯門，每個第二邏輯門對第一邏輯門的輸出信號執(zhí)行第二邏輯操作，且基于存儲體地址的第二比特來重置。
【附圖說明】
[0020]圖1示出執(zhí)行二進制碼和普通信號的邏輯操作的電路。
[0021]圖2說明產(chǎn)生用于支持存儲器件中的隱式預充電(imPRE)功能的預充電/激活標志信號的電路。
[0022]圖3A和圖3B是圖2中所示的邏輯操作電路220的電路圖。
[0023]圖4說明根據(jù)本發(fā)明的一個實施例的執(zhí)行二進制碼和普通信號的邏輯操作的電路。
[0024]圖5A是圖4中所示的集成電路的詳細圖示。
[0025]圖5B說明圖5A中所示的集成電路的等效電路。
[0026]圖6A是圖4中所示的集成電路的詳細圖示。
[0027]圖6B說明圖6A中所示的集成電路的等效電路。
[0028]圖7A是圖4中所示的集成電路的詳細圖示。
[0029]圖7B說明圖7A中所示的集成電路的等效電路。
[0030]圖8是圖5A、圖6A和圖7A中所示的可重置的與非門的詳細圖示。
[0031]圖9是圖6A和圖7A中所示的可重置的或非門的詳細圖示。
[0032]圖10是說明根據(jù)本發(fā)明的一個實施例的預充電/激活標志發(fā)生電路的圖示。
【具體實施方式】
[0033]以下將參照附圖更詳細描述本發(fā)明的示例性實施例。然而，本發(fā)明可以以不同形式實施，且不應當被解釋為局限于本文所列的實施例。更確切地，提供這些實施例使得本公開將充分和完整，且將向本領域的技術人員全面地傳達本發(fā)明的范圍。在本公開中，相似的附圖標記在本發(fā)明的各附圖和實施例中表示相似的部分。
[0034]圖4說明根據(jù)本發(fā)明的一個實施例的在集成電路400中執(zhí)行二進制碼BC0DE<0:X-1>和N個普通信號S〈0>至S〈N_1>的邏輯操作的電路。
[0035]參見圖4，集成電路400可以接收未譯碼的二進制碼BC0DE〈0: X-1 >和N個普通信號S〈0>至S〈N-1>、對它們執(zhí)行邏輯操作、且產(chǎn)生結果信號RESULT。換言之，對二進制碼BC0DE<0:X-1>譯碼