數(shù)字轉(zhuǎn)模擬轉(zhuǎn)換器以及高壓容差電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明主要有關(guān)于數(shù)字轉(zhuǎn)模擬轉(zhuǎn)換器的技術(shù)，特別有關(guān)于在數(shù)字轉(zhuǎn)模擬轉(zhuǎn)換器(Digital to Analog Converter，DAC)中配置高壓容差電路，以使得28納米制作技術(shù)中的數(shù)字轉(zhuǎn)模擬轉(zhuǎn)換器可正常工作在高電源電壓中。
【背景技術(shù)】
[0002]電視(TV) /陰極射線管(CRT)視頻數(shù)字轉(zhuǎn)模擬轉(zhuǎn)換器(video DAC)通常采用電流舵型數(shù)字轉(zhuǎn)模擬轉(zhuǎn)換器架構(gòu)實(shí)現(xiàn)，可以輸出TV和CRT兩種模式的仿真信號(hào)，其輸出滿量程(full scale)電壓通常為1.33伏特(V)和0.69伏特(V)。
[0003]在45納米(nm)的制作技術(shù)中，晶體管可承受的電源電壓可以達(dá)到2.3V，因此在TV模式滿量程輸出的電壓Vout為1.33伏特(V)時(shí)，傳統(tǒng)的數(shù)字轉(zhuǎn)模擬轉(zhuǎn)換器可以達(dá)到較高的線性度。然而，隨著現(xiàn)今的制作技術(shù)的尺寸降低至28納米(nm)以后，晶體管的耐壓降低至1.8伏特(V)。在這樣的條件下，使用傳統(tǒng)的視頻數(shù)字轉(zhuǎn)模擬轉(zhuǎn)換器工作在TV模式時(shí)輸出滿量程或其附近的電壓，數(shù)字轉(zhuǎn)模擬轉(zhuǎn)換器不能獲得符合產(chǎn)品指標(biāo)的線性度，因而限制了數(shù)字轉(zhuǎn)模擬轉(zhuǎn)換器的應(yīng)用范圍。

【發(fā)明內(nèi)容】

[0004]有鑒于上述現(xiàn)有技術(shù)的問(wèn)題，本發(fā)明提供了高壓容差電路，以使得28納米制作技術(shù)中的數(shù)字轉(zhuǎn)模擬轉(zhuǎn)換器可正常工作在高電源電壓中。
[0005]根據(jù)本發(fā)明的一較佳實(shí)施例提供了一種數(shù)字轉(zhuǎn)模擬轉(zhuǎn)換器。此數(shù)字轉(zhuǎn)模擬轉(zhuǎn)換器包括高壓容差電路。所述高壓容差電路用以產(chǎn)生基準(zhǔn)電壓，且根據(jù)輸入信號(hào)的邏輯信號(hào)電平選擇所述基準(zhǔn)電壓或是第一電源電壓控制高壓容差電路的運(yùn)算放大器電路的每一支路的節(jié)點(diǎn)電壓。
[0006]根據(jù)本發(fā)明的一較佳實(shí)施例提供了一種高壓容差電路。所述高壓容差電路包含于數(shù)字轉(zhuǎn)模擬轉(zhuǎn)換器中。所述高壓容差電路包括箝制基準(zhǔn)電壓產(chǎn)生電路以及運(yùn)算放大器電路。所述箝制基準(zhǔn)電壓產(chǎn)生電路用以產(chǎn)生基準(zhǔn)電壓。所述運(yùn)算放大器電路，包括第一箝位電路，且經(jīng)由所述第一箝位電路根據(jù)輸入信號(hào)的邏輯信號(hào)電平選擇所述基準(zhǔn)電壓或是第一電源電壓控制所述運(yùn)算放大器電路的每一支路的節(jié)點(diǎn)電壓。
[0007]關(guān)于本發(fā)明其他附加的特征與優(yōu)點(diǎn)，此領(lǐng)域的熟習(xí)技術(shù)人士，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可根據(jù)本案實(shí)施方法中所揭露的執(zhí)行聯(lián)系程序的用戶裝置、系統(tǒng)、以及方法，做些許的更動(dòng)與潤(rùn)飾而得到。
【附圖說(shuō)明】
[0008]圖1為顯示根據(jù)本發(fā)明的一實(shí)施例所述的數(shù)字轉(zhuǎn)模擬轉(zhuǎn)換器100的方塊圖；
[0009]圖2為顯示根據(jù)本發(fā)明的一實(shí)施例所述的高壓容差電路120的方塊圖；
[0010]圖3為顯示根據(jù)本發(fā)明的一實(shí)施例所述的箝制基準(zhǔn)電壓產(chǎn)生電路121的示意圖；
[0011]圖4為顯示根據(jù)本發(fā)明的一實(shí)施例所述的運(yùn)算放大器電路122的示意圖；
[0012]圖5為顯示根據(jù)本發(fā)明的一實(shí)施例所述的電平轉(zhuǎn)換電路123的示意圖；
[0013]圖6為顯示根據(jù)本發(fā)明的一實(shí)施例所述的電流源設(shè)定電路124的示意圖。
【具體實(shí)施方式】
[0014]本章節(jié)所敘述的是實(shí)施本發(fā)明的最佳方式，目的在于說(shuō)明本發(fā)明的精神而非用以限定本發(fā)明的保護(hù)范圍，本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求書所界定的為準(zhǔn)。
[0015]圖1為顯示根據(jù)本發(fā)明的一實(shí)施例所述的數(shù)字轉(zhuǎn)模擬轉(zhuǎn)換器(Digital to AnalogConverter，DAC) 100的方塊圖。數(shù)字轉(zhuǎn)模擬轉(zhuǎn)換器100可適用于28納米(nm)制作技術(shù)上。如圖1所示，數(shù)字轉(zhuǎn)模擬轉(zhuǎn)換器100中包括了能隙(bandgap)電路110、高壓容差(high voltage tolerance)電路 120、電流源陣列(current source array) 130、切換電路(switch) 140、解碼器(decoder) 150 以及靜電保護(hù)(Electro-Static discharge,ESD)裝置160。在圖1中的方塊圖，僅是為了方便說(shuō)明本發(fā)明的實(shí)施例，但本發(fā)明并不以此為限。
[0016]根據(jù)本發(fā)明一實(shí)施例，數(shù)字轉(zhuǎn)模擬轉(zhuǎn)換器100采用了高壓容差電路120來(lái)取代傳統(tǒng)的電流源(current source)電路，使得數(shù)字轉(zhuǎn)模擬轉(zhuǎn)換器100在電視(TV)模式時(shí)，可以正常工作在1.8伏特(V)?2.5伏特(V)區(qū)間的電源電壓，以得到較高的線性度。關(guān)于高壓容差電路120底下將會(huì)有更詳細(xì)的談?wù)摗Ｌ貏e說(shuō)明地是，由于數(shù)字轉(zhuǎn)模擬轉(zhuǎn)換器100的其他組件已是本領(lǐng)域熟知的技藝，因此在本發(fā)明中將不再作贅述。
[0017]圖2為顯示根據(jù)本發(fā)明的一實(shí)施例所述的高壓容差電路120的方塊圖。如圖2所示，高壓容差電路120中包括了箝制基準(zhǔn)電壓產(chǎn)生電路121、運(yùn)算放大器電路122、電平轉(zhuǎn)換電路123、以及電流源設(shè)定電路124。在圖2中的方塊圖，僅是為了方便說(shuō)明本發(fā)明的實(shí)施例，但本發(fā)明并不以此為限。
[0018]根據(jù)本發(fā)明的一實(shí)施例，箝制基準(zhǔn)電壓產(chǎn)生電路121用以產(chǎn)生正比電源電壓(例如:電源電壓VDDA)的基準(zhǔn)電壓VREF。底下將以圖3做說(shuō)明。
[0019]圖3為顯示根據(jù)本發(fā)明的一實(shí)施例所述的箝制基準(zhǔn)電壓產(chǎn)生電路121的示意圖。如圖3所示，箝制基準(zhǔn)電壓產(chǎn)生電路121包含第一晶體管Ml。箝制基準(zhǔn)電壓產(chǎn)生電路121會(huì)根據(jù)電源電壓VDDA和第一晶體管Ml的柵極至源極電壓(Vss)產(chǎn)生基準(zhǔn)電壓VREF。明確地來(lái)說(shuō)，基準(zhǔn)電壓VREF定義為V REF= VDDA-V GS,且基準(zhǔn)電壓VREF會(huì)隨著電源電壓VDDA增大而增大。根據(jù)本發(fā)明的一實(shí)施例，電源電壓VDDA為高電壓電源，其電壓值大于或等于正常電源電壓VDDB(1.8V)，例如:1.8?2.5V。根據(jù)本發(fā)明的一實(shí)施例，第一晶體管Ml為P型金氧半場(chǎng)效晶體管(P-channel Metal-0xide-Semiconductor Field-Effect Transistor,PM0SFET)。箝制基準(zhǔn)電壓產(chǎn)生電路121產(chǎn)生基準(zhǔn)電壓VREF后，箝制基準(zhǔn)電壓產(chǎn)生電路121會(huì)將基準(zhǔn)電壓VREF提供給運(yùn)算放大器電路122、電平轉(zhuǎn)換電路123以及電流源設(shè)定電路124。
[0020]根據(jù)本發(fā)明的一實(shí)施例，運(yùn)算放大器電路122包括第一箝位電路125。運(yùn)算放大器電路122經(jīng)由第一箝位電路125，根據(jù)輸入信號(hào)的邏輯信號(hào)電平(例如信號(hào)PD)選擇由箝制基準(zhǔn)電壓產(chǎn)生電路121所產(chǎn)生的基準(zhǔn)電壓VREF，或是正常電源電壓VDDB，來(lái)控制運(yùn)算放大器電路122的每一支路的節(jié)點(diǎn)電壓。底下將以圖4做說(shuō)明。
[0021]圖4為顯示根據(jù)本發(fā)明的一實(shí)施例所述的運(yùn)算放大器電路122的示意圖。運(yùn)算放大器電路122具有兩輸入端分別接收兩信號(hào)VIN與VIP。在本實(shí)施例中，信號(hào)VIN為圖1中能隙電路10產(chǎn)生的能隙電壓VBS，信號(hào)VIP為圖2中在電阻Rset—端的電壓Vseto運(yùn)算放大器電路122根據(jù)兩信號(hào)VIN與VIP以產(chǎn)生信號(hào)V.。根據(jù)本發(fā)明的一實(shí)施例，信號(hào)V.即為圖2以及圖6的第一偏置電壓I BIAS1。如圖4所不，第一箝位電路125包括第二晶體管M2和第三晶體管M3，且其中第二晶體管M2為N型金氧半場(chǎng)效晶體管(N-channel Metal-Oxi de-Semi conductor Field-Effect Transistor，NMOSFET)，且第三晶體管 M3 為 P 型金氧半場(chǎng)效晶體管(P-channel Metal-Oxi de-Semi conductor Field-EffectTransistor, PMOSFET)。
[0022]當(dāng)高壓容差電路120在一正常工作狀態(tài)時(shí)，運(yùn)算放大器電路122會(huì)導(dǎo)通第二晶體管M2，且箝制第二晶體管M2的源極電位為第一電壓，以使得分支上其他晶體管(例如:電流鏡負(fù)載電路420和電流源偏置電路410的晶體管)工作在安全電壓內(nèi)，不會(huì)被高壓擊穿。根據(jù)本發(fā)明一實(shí)施例，第一電壓為表示基準(zhǔn)電壓VREF和第二晶體管M2的柵極至源極電壓(VGS)的差值(即VREF-VSS)。在圖4中，電流源偏置電路410接收信號(hào)PD’，其是經(jīng)圖2中電平轉(zhuǎn)換電路123轉(zhuǎn)換后的信號(hào)(在圖5將會(huì)詳細(xì)說(shuō)明)。
[0023]當(dāng)高壓容差電路120在關(guān)斷狀態(tài)(power down)時(shí)，運(yùn)算放大器電路122會(huì)導(dǎo)通第三晶體管M3并關(guān)閉第二晶體管M2，并將運(yùn)算放大器電路122每一支路的中間節(jié)點(diǎn)電壓拉至正常電源電壓VDDB，以防止關(guān)斷狀態(tài)時(shí)運(yùn)算放大器122中的所有晶體管被擊穿。
[0024]根據(jù)本發(fā)明的一實(shí)施例，電平轉(zhuǎn)換電路123用以轉(zhuǎn)換輸入信號(hào)的邏輯信號(hào)電平。底下將以圖5做說(shuō)明。
[0025]圖5為顯示根據(jù)本發(fā)明的一實(shí)施例所述的電平轉(zhuǎn)換電路123的示意圖。如圖5所示，電平轉(zhuǎn)換電路123包括第二箝位電路126。第二箝位電路126包括了第一子箝位電路127和第二子箝位電路128。第一子箝位電路127包括了第四晶體管M4和第五晶體管M5。第二子箝位電路128則包括了第六晶體管M6和第七晶體管M7。也就是說(shuō)，第四晶體管M4和第五晶體管M5相連接，且第六晶體管M6和第七晶體管M7相連接。根據(jù)本發(fā)明一實(shí)施例，第四晶體管M4和第六晶體管M6都為P型金氧半場(chǎng)效晶體管(P-channelMetal-Oxi de-Semi conductor Field-Effect Transistor, PMOSFET)，以及第五晶體管 M5和第晶體管M7都為N型金氧半場(chǎng)效晶體管(N-channel Metal-Oxi de-Semi conductorField-Effect Transistor，NMOSFET)。
[0026]電平轉(zhuǎn)換電路123會(huì)經(jīng)由第二箝位電路126轉(zhuǎn)換輸入信號(hào)(例如:關(guān)斷(PD)信號(hào))的邏輯信號(hào)電平，使得高壓容差電路120可工作在高電源電壓，并維持在安全的電壓環(huán)境中(即不會(huì)有晶體管被高壓擊穿)。根據(jù)本發(fā)明一實(shí)施例，電平轉(zhuǎn)換電路123會(huì)經(jīng)由第二箝位電路126將輸入