一種高保真音頻前置功率放大器的制造方法
【專利說明】一種高保真音頻前置功率放大器
[0001]
技術(shù)領(lǐng)域
[0002]本發(fā)明涉及功率放大器電路技術(shù)領(lǐng)域，特別涉及一種音頻前置功率放大器。
【背景技術(shù)】
[0003]音頻前置功率放大器是各種音源設(shè)備和功率放大器之間的連接設(shè)備，由于音源設(shè)備輸出的音源信號電平都比較低，不能直接推動功率放大器正常工作，而音頻前置功率放大器能將音源信號放大至功率放大器所能接受的輸入范圍。由于接收到的音源信號很微弱，如果采用一般的放大器進行放大，放大器本身會引入較大噪聲，后一級的放大器對前一級放大器輸出的信號和引入的噪聲同時進行放大，會為音源信號帶來嚴重失真，對音源信號的音質(zhì)音色影響很大。因此音頻前置放大器的設(shè)計目標(biāo)就是要有低噪聲、高保真以及高增益的性能。
[0004]現(xiàn)有技術(shù)中存在的晶體管音頻前置功率放大器雖然有高增益，但是失真很大，動態(tài)范圍小，音質(zhì)音色不好。主要原因是:晶體管自身的開環(huán)特性差，因此在晶體管放大電路中為了獲得好的頻響特性，都增加了深度40db-50db的大環(huán)路負反饋；增加深度負反饋雖然能得到非常高的閉環(huán)特性，但是在深度負反饋下晶體管功率放大器的輸出內(nèi)阻會大幅度減小，使得晶體管電路的阻尼系數(shù)增大到100以上，進而使得揚聲器的振動系數(shù)處于過阻尼狀態(tài)，揚聲器振膜的運動則很遲鈍，音質(zhì)就顯得生硬不圓潤，音源信號豐富的諧波被過濾，使得音源信號出現(xiàn)嚴重的失真；又由于晶體管都是非線性器件，都會產(chǎn)生非線性失真，當(dāng)電路動態(tài)范圍很小時，晶體管會脫離放大區(qū)產(chǎn)生開關(guān)失真和交越失真，會使得功率放大器聽感不好甚至?xí)龎母咭衾取Ｒ虼?，音頻前置放大器需要有很大的動態(tài)范圍，使晶體管一直工作在放大區(qū)，減小失真。

【發(fā)明內(nèi)容】

[0005]針對上述提到的現(xiàn)有技術(shù)中的音頻前置功率放大器失真大、動態(tài)范圍小而使人耳感受到的音頻信號音質(zhì)不好的缺點，本發(fā)明提供一種高保真音頻前置功率放大器，具有高保真和動態(tài)范圍大的優(yōu)點。
[0006]本發(fā)明解決其技術(shù)問題采用的技術(shù)方案是:
一種高保真音頻前置功率放大器，其特征在于:其包括依次連接的第一共源共柵放大器、第一 PMOS FET管、第一源極跟隨器、第二共源共柵放大器、第二 PMOS FET管、第二源極跟隨器、第三共源共柵放大器、第三源極跟隨器；其中，
第一共源共柵放大器連接信號輸入端，對輸入的信號進行第一級放大；
第一 PMOS FET管，其柵極連接第一共源共柵放大器的信號輸出端，對輸入信號進行第二級放大；
第一源極跟隨器，連接第一 PMOS FET管的漏極，隔離第一 PMOS FET管和第二共源共柵放大器；
第二共源共柵放大器，連接第一源極跟隨器的信號輸出端，對輸入信號進行第三級放大；
第二 PMOS FET管，其柵極連接第二共源共柵放大器的信號輸出端，對輸入信號進行第四級放大；
第二源極跟隨器，連接第二 PMOS FET管的漏極，用于隔離第二 PMOS FET管和第三共源共柵放大器；
第三共源共柵放大器，連接第二源極跟隨器的信號輸出端，對輸入信號進行第五級放大；
第三源極跟隨器，為所述前置功率放大器的信號輸出端。
[0007]進一步的，所述第一共源共柵放大器包括第一晶體管、第二晶體管和第一反饋電阻，其中，第二晶體管的柵極為信號輸入端，第二晶體管的漏極與第一晶體管的源極相連，第二晶體管的源極通過第一反饋電阻接地，第一晶體管的漏極為信號輸出端。
[0008]進一步的，還包括第二反饋電阻，所述第一 PMOS FET管的柵極與第一晶體管的漏極連接，且第一 PMOS FET管的漏極通過第二反饋電阻接地。
[0009]進一步的，所述第一源極跟隨器包括第四晶體管和第三反饋電阻，所述第四晶體管的柵極與第一 PMOS FET管的漏極相連，第四晶體管的源極通過第三反饋電阻接地，所述第四晶體管的源極為信號輸出端。
[0010]進一步的，所述第二共源共柵放大器包括第五晶體管、第六晶體管和第四反饋電阻，且第五晶體管的柵極與第四晶體管的源極相連，第五晶體管的漏極與第六晶體管的源極相連，第五晶體管的源極通過第四反饋電阻接地，且第六晶體管的漏極為信號輸出端。
[0011]進一步的，還包括第五反饋電阻，所述第二 PMOS FET管的柵極與第六晶體管的漏極連接，且第二 PMOS FET管的漏極通過第五反饋電阻接地。
[0012]進一步的，所述第二源極跟隨器包括第八晶體管和第六反饋電阻，所述第八晶體管的柵極與第二 PMOS FET管的漏極相連，第八晶體管的源極通過第六反饋電阻接地，所述第八晶體管的源極為信號輸出端。
[0013]進一步的，所述第三共源共柵放大器包括第九晶體管、第十晶體管和第七反饋電阻，且第九晶體管的柵極與第八晶體管的源極相連，第九晶體管的漏極與第十晶體管源極相連，第九晶體管的源極通過第七反饋電阻接地，且第十晶體管的漏極為信號輸出端。
[0014]進一步的，所述第三源極跟隨器包括第十一晶體管和第八反饋電阻，所述第十一晶體管的柵極與第十晶體管的漏極相連，第十一晶體管的源極通過第八反饋電阻接地，所述第十一晶體管的源極為所述前置功率放大器的信號輸出端。
[0015]優(yōu)選但不限于，所述第一晶體管、第二晶體管、第四晶體管、第五晶體管、第六晶體管、第八晶體管、第九晶體管、第十晶體管和第十一晶體管均為N型BJT管或N型M0S管。
[0016]本發(fā)明相對于現(xiàn)有技術(shù)具有以下有益效果:1、該放大電路采用共源共柵結(jié)構(gòu)，該電路結(jié)構(gòu)能增加帶寬，提高電路增益，且該結(jié)構(gòu)電路穩(wěn)定，不易自激，能減少開關(guān)失真；且輸入信號經(jīng)過第一級放大后，會使信號相位相反且幅值放大，采用由PMOS FET管構(gòu)成的第二級放大能實現(xiàn)電平轉(zhuǎn)換，且由于偏置電壓VDD是一定，電路中的所有M0S管均需工作在飽和區(qū)(BJT管工作在放大區(qū))，該PMOS FET管能使輸出信號幅值不會在同一方向偏離靜態(tài)工作點過大，而增大整個放大電路動態(tài)范圍，使整個電路中所有晶體管均工作在飽和區(qū)，減少失真。2、本發(fā)明的電路中沒有采用大環(huán)路的深度負反饋，而是將晶體管的源極通過反饋電阻反饋到地，形成一個小環(huán)路的電流負反饋，避免了大環(huán)路的深度負反饋帶來的失真，能大大減少交越失真。
[0017]進一步的，本發(fā)明所述電路在第二級放大和第三級放大之間、以及整個放大電路信號輸出端都設(shè)有源極跟隨器，能減少各級電路之間的干擾，且能增加帶負載能力。
[0018]更進一步的，本發(fā)明所述電路包括有五級放大，能增大整個電路的增益，而增益增強可以用于改善放大器的噪聲系數(shù)。
【附圖說明】
[0019]圖1為本發(fā)明一種高保真音頻前置功率放大器的電路結(jié)構(gòu)圖。
【具體實施方式】
[0020]下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。
[0021]實施例1:
參見附圖1，本發(fā)明中一種高保真音頻前置功率放大器，共有五級放大電路，電路中Ql、Q2、Q4、Q5、Q6、Q8、Q9、Q10 和 Q11 均為 N 型 BJT 管或 N 型 M0S 管，Q3 和 Q7 為 P 型 BJT管或M0S管，在以下實施例和附圖中均優(yōu)選MOS FET管來介紹，所描述的實施例和附圖僅僅是本發(fā)明一部分實施例，而不是全部的實施例。
[0022]第一共源共柵放大器10，包括第一晶體管Q1、第二晶體管Q2，且第一晶體管Q1的源極與第二晶體管Q2的漏極相連，且第一晶體管Q1的柵極通過上拉電阻R3接偏置電壓VDD。第一晶體管Q1的漏極通過上拉電阻R4接偏置電壓VDD，第二晶體管Q2的柵極連接有本發(fā)明所述高保真音頻前置功率放大器的音源信號輸入端IN，且在音源信號輸入端IN與Q2的柵極之間串聯(lián)有輸入濾波電容C1 ;而第二晶體管Q2的源極通過第一反饋電阻R5接到地GND11，且第一晶體管Q1的漏極為該第一共源共柵放大器10的信號輸出端，其連接第一PMOS FET管20的信號輸入端。而上拉電阻R3旁并聯(lián)有連接到VDD與地GND1之間的濾波電容C2、C3 ;上拉電阻R4旁并聯(lián)有連接到VDD與地GND1之間的濾波電容C4、C5。
[0023]第一 PMOS FET管Q3，Q3的柵極接第一共源共柵放大器10的信號輸出端，即與第一晶體管Q1的漏極連接，而Q3的源極通過上拉電阻R6接偏置電壓VDD，Q3的漏極通過第二反饋電阻R8接到地GND12，Q3的漏極為信號輸出端，其后連接第一源極跟隨器Q4。在上拉電阻R6旁并聯(lián)有連接到VDD與地GND2之間的濾波電容C6、C7。
[0024]第一源極跟隨器包括第四晶體管Q4，且Q4的柵極連接第一 PMOS FET管Q3的漏極，Q4的源極通過第三反饋電阻R9接地GND13，且Q4源極連接第二共源共柵放大器30的信號輸入端，Q4的漏極通過上拉電阻R7接到偏置電壓VDD。在上拉電阻R7旁并聯(lián)有連接到VDD與地GND3之間的濾波電容C8、C9。
[0025]第二共源共柵放大器30，包括第五晶體管Q5、第六晶體管Q6，且第六晶體管Q6的源極與第五晶體管Q5的漏極相連，且第六晶體管Q6的柵極通過上拉電阻R10接偏置電壓VDD。第六晶體管Q6的漏極通過上拉電阻R11接偏置電壓VDD，第五晶體管Q5的柵極連接第四晶體管Q4的源極；而第五晶體管Q5的源極通過第四反饋電阻R12接到地GND11，且第六晶體管Q6的漏極為該第二共源共柵放大器30的信號輸出端，其連接第二 PM