多路徑開(kāi)關(guān)電路、芯片及通信終端的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種用于固態(tài)天線開(kāi)關(guān)的多路徑開(kāi)關(guān)電路、包含該電路的芯片及通信終端，屬于集成電路技術(shù)領(lǐng)域。
【背景技術(shù)】
[0002]固態(tài)天線開(kāi)關(guān)目前已廣泛用于無(wú)線移動(dòng)通訊前端模塊中或多路徑天線開(kāi)關(guān)模塊中。在迅猛發(fā)展的多模式多頻段的智能手機(jī)系統(tǒng)中，其模式和頻段的數(shù)量在不斷地增加，這就要求天線開(kāi)關(guān)中的路徑越來(lái)越多，同時(shí)還要保持甚至改善其差損及線性特性。
[0003]在現(xiàn)有技術(shù)中，典型的多路徑天線開(kāi)關(guān)結(jié)構(gòu)框圖如圖1所示。當(dāng)其中某一支路徑的開(kāi)關(guān)開(kāi)啟時(shí)，其它路徑的開(kāi)關(guān)則同時(shí)關(guān)斷，這樣只有連接在該路徑的射頻信號(hào)可由輸入端(RFin_n)傳輸至輸出端(RFout)。在理想開(kāi)關(guān)的情況下，開(kāi)啟通路的阻抗為零，而關(guān)斷通路的阻抗為無(wú)窮大，因此輸入信號(hào)將完全地由輸入端(RFin_n)傳輸至輸出端(RFout)，既無(wú)功率消耗在開(kāi)啟的通路上，也不會(huì)通過(guò)關(guān)斷通路泄漏至其它信號(hào)輸入端。
[0004]從原理上來(lái)說(shuō)，多路徑天線開(kāi)關(guān)中任意一支多路徑開(kāi)關(guān)電路的原理圖如圖2所示，它包括串聯(lián)的共柵極開(kāi)關(guān)晶體管(也稱為:場(chǎng)效應(yīng)晶體管)組，和其控制電路，此處設(shè)置由多個(gè)開(kāi)關(guān)晶體管串聯(lián)構(gòu)成的共柵極開(kāi)關(guān)晶體管組是因?yàn)楝F(xiàn)有的單個(gè)開(kāi)關(guān)晶體管的擊穿電壓都遠(yuǎn)小于無(wú)線移動(dòng)通訊中射頻信號(hào)的幅度，因此需要通過(guò)多個(gè)開(kāi)關(guān)晶體管的串聯(lián)來(lái)增加擊穿電壓，從而適用于無(wú)線移動(dòng)通訊中射頻信號(hào)。在該開(kāi)關(guān)電路中，串聯(lián)的共柵極開(kāi)關(guān)晶體管組中第一個(gè)開(kāi)關(guān)晶體管的源極與射頻信號(hào)的輸入端相連，最后一個(gè)開(kāi)關(guān)晶體管的漏極與射頻信號(hào)的輸出端相連，而各個(gè)開(kāi)關(guān)晶體管的柵極則一起連接在電壓可變的控制信號(hào)端，從而使得各開(kāi)關(guān)晶體管同時(shí)在開(kāi)啟和關(guān)斷的狀態(tài)下來(lái)回轉(zhuǎn)換。
[0005]在圖2所示出的多路徑開(kāi)關(guān)電路中，當(dāng)各開(kāi)關(guān)晶體管開(kāi)啟時(shí)，其源極和漏極之間的溝道打開(kāi)，溝道的等效開(kāi)啟電阻取決于選擇的集成電路的工藝和該晶體管的柵極寬度，而串聯(lián)開(kāi)關(guān)晶體管的個(gè)數(shù)越多，開(kāi)關(guān)晶體管溝道的等效電阻越大，對(duì)開(kāi)關(guān)的差損影響也越大，這就需要相應(yīng)地增加晶體管的柵極寬度降低溝道的等效電阻。此外，一方面，當(dāng)各開(kāi)關(guān)晶體管開(kāi)啟時(shí)，由于開(kāi)關(guān)晶體管的源極和柵極及漏極和柵極之間均有寄生電容，從而使得一部分射頻信號(hào)將由源極和漏極泄漏至柵極，從而影響開(kāi)關(guān)的差損特性;另一方面，當(dāng)開(kāi)關(guān)晶體管關(guān)斷時(shí)，其源極和漏極之間的溝道關(guān)閉，但源極和漏極之間也存在寄生電容，也將影響開(kāi)關(guān)的線性特性。
[0006]現(xiàn)有技術(shù)中，對(duì)于給定的集成電路工藝，雖然增加晶體管的柵極寬度可以降低開(kāi)關(guān)的差損，并提高線性特性，但是受到芯片面積，即受到設(shè)計(jì)成本的限制；同時(shí)還由于電路版圖寄生電容的原因，其對(duì)性能提高的程度將逐漸趨于飽和。另一方面，雖然目前許多半導(dǎo)體廠商都致力于開(kāi)發(fā)新型工藝及開(kāi)關(guān)器件，但其開(kāi)發(fā)周期長(zhǎng)，且成本高。

【發(fā)明內(nèi)容】

[0007]針對(duì)現(xiàn)有技術(shù)的不足，本發(fā)明所要解決的技術(shù)問(wèn)題在于提供一種多路徑開(kāi)關(guān)電路、芯片和通信終端，可以有效地改善固態(tài)天線開(kāi)關(guān)的路徑開(kāi)關(guān)的線性特性。
[0008]本發(fā)明的一方面公開(kāi)了一種多路徑開(kāi)關(guān)電路，應(yīng)用于固態(tài)天線開(kāi)關(guān)中，包括:設(shè)置在射頻信號(hào)輸入端和信號(hào)輸出端之間串聯(lián)連接的共柵極開(kāi)關(guān)晶體管組，該多路徑開(kāi)關(guān)電路還包括:設(shè)置在與所述信號(hào)輸入端連接的第一個(gè)晶體開(kāi)關(guān)管的源級(jí)和與所述信號(hào)輸出端連接的最后一個(gè)晶體開(kāi)關(guān)管的漏極之間的源漏偏置電阻網(wǎng)絡(luò)。
[0009]其中較優(yōu)地，所述的源漏偏置電阻網(wǎng)絡(luò)包括:與所述共柵極開(kāi)關(guān)晶體管組中開(kāi)關(guān)晶體管個(gè)數(shù)相等且一一對(duì)應(yīng)的若干個(gè)電阻，每個(gè)電阻并聯(lián)設(shè)置在所對(duì)應(yīng)的開(kāi)關(guān)晶體管的源級(jí)和漏極之間。
[0010]其中較優(yōu)地，所述多路徑開(kāi)關(guān)電路還包括:設(shè)置在所述共柵極開(kāi)關(guān)晶體管組中各開(kāi)關(guān)晶體管的柵極與外設(shè)的柵極控制端之間的柵極偏置電阻網(wǎng)絡(luò)。
[0011]其中更優(yōu)地，所述柵極偏置電阻網(wǎng)絡(luò)包括:與所述共柵極開(kāi)關(guān)晶體管組中開(kāi)關(guān)晶體管個(gè)數(shù)相等且一一對(duì)應(yīng)的若干個(gè)單獨(dú)柵極偏置電阻，每一個(gè)所述單獨(dú)柵極偏置電阻的一端與所對(duì)應(yīng)的開(kāi)關(guān)晶體管的柵極連接、另一端與外設(shè)的柵極控制端連接。
[0012]進(jìn)一步地，每一個(gè)所述單獨(dú)柵極偏置電阻的另一端與外設(shè)的柵極控制端連接包括:
[0013]設(shè)置第一共用柵極偏置電阻以及第二共用柵極偏置電阻；
[0014]將若干個(gè)所述單獨(dú)柵極偏置電阻分成兩組，一組單獨(dú)柵極偏置電阻的另一端通過(guò)所述第一共用柵極偏置電阻與外設(shè)的柵極控制端連接;另一組單獨(dú)柵極偏置電阻的另一端通過(guò)所述第二共用柵極偏置電阻與外設(shè)的柵極控制端連接。
[0015]更進(jìn)一步地，所述共柵極開(kāi)關(guān)晶體管組有偶數(shù)個(gè)開(kāi)關(guān)晶體管；以及將若干個(gè)所述單獨(dú)柵極偏置電阻均分成兩組。
[0016]其中，將若干個(gè)所述單獨(dú)柵極偏置電阻均分成兩組具體為:
[0017]將與前一半開(kāi)關(guān)晶體管的柵極連接的所述單獨(dú)柵極偏置電阻設(shè)置為一組；以及
[0018]將與后一半開(kāi)關(guān)晶體管的柵極連接的所述單獨(dú)柵極偏置電阻設(shè)置為一組。
[0019]其中，將若干個(gè)所述單獨(dú)柵極偏置電阻均分成兩組具體為:
[0020]將與第奇數(shù)個(gè)位置的開(kāi)關(guān)晶體管的柵極連接的所述單獨(dú)柵極偏置電阻設(shè)置為一組；以及
[0021]將與第偶數(shù)個(gè)位置的開(kāi)關(guān)晶體管的柵極連接的所述單獨(dú)柵極偏置電阻設(shè)置為一組。
[0022]在本發(fā)明的另一方面，本發(fā)明還公開(kāi)了一種芯片，包括以上實(shí)施例中所述的任一種多路徑開(kāi)關(guān)電路。
[0023]在本發(fā)明的又一方面，本發(fā)明還公開(kāi)了一種通信終端，包括以上實(shí)施例中所述的任一種多路徑開(kāi)關(guān)電路或者以上實(shí)施例中的芯片。
[0024]與現(xiàn)有技術(shù)相比較，本發(fā)明所提供的多路徑開(kāi)關(guān)電路具有如下優(yōu)點(diǎn):
[0025](I)在現(xiàn)有的器件工藝和開(kāi)關(guān)電路結(jié)構(gòu)的基礎(chǔ)上，用簡(jiǎn)潔的線路和方法，可以有效地改善多路徑天線開(kāi)關(guān)差損;并且通過(guò)改變直流偏置點(diǎn)的對(duì)稱性能夠進(jìn)一步地改善開(kāi)關(guān)的線性特性。
[0026](2)與傳統(tǒng)設(shè)計(jì)相比，在性能改善的同時(shí)，可以不用額外占用芯片面積，從而有效地控制了成本。
【附圖說(shuō)明】
[0027]圖1為多路徑天線開(kāi)關(guān)結(jié)構(gòu)框圖；
[0028]圖2為用于天線開(kāi)關(guān)的多路徑開(kāi)關(guān)電路原理圖；
[0029]圖3為本發(fā)明實(shí)施例一的多路徑開(kāi)關(guān)電路原理圖；
[0030]圖4為本發(fā)明實(shí)施例二的多路徑開(kāi)關(guān)電路原理圖；
[0031]圖5為本發(fā)明實(shí)施例三的多路徑開(kāi)關(guān)電路原理圖；
[0032]圖6為本發(fā)明實(shí)施例四的多路徑開(kāi)關(guān)電路原理圖。
【具體實(shí)施方式】
[0033]本發(fā)明通過(guò)對(duì)現(xiàn)有技術(shù)的多路徑開(kāi)關(guān)電路中的共柵極開(kāi)關(guān)晶體管組增加源漏偏置電阻網(wǎng)絡(luò)和/或柵極偏置電阻網(wǎng)絡(luò)來(lái)改善開(kāi)關(guān)的線性特性和/或差損特性。
[0034]下面結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明作進(jìn)一步的詳細(xì)說(shuō)明。
[0035]實(shí)施例一:
[0036]參考圖3所示，為本發(fā)明實(shí)施例一的多路徑開(kāi)關(guān)電路原理圖，該多路徑開(kāi)關(guān)電路包括:串聯(lián)的共柵極開(kāi)關(guān)晶體管組，源漏偏置電阻網(wǎng)絡(luò)101，柵極偏置電阻網(wǎng)絡(luò)102，其中:
[0037]所述的共柵極開(kāi)關(guān)晶體管組中，第一個(gè)開(kāi)關(guān)晶體管的源級(jí)通過(guò)隔直電容與開(kāi)關(guān)路徑的射頻信號(hào)輸入端RFin相連，最后一個(gè)開(kāi)關(guān)晶體管的漏極通過(guò)隔直電容與開(kāi)關(guān)路徑的射頻信號(hào)輸出端RFout相連;而共柵極開(kāi)關(guān)晶體管組中其它相鄰開(kāi)關(guān)晶體管的漏極和源級(jí)依次串聯(lián)連接；
[0038]所述的源漏偏置電阻網(wǎng)絡(luò)101設(shè)置在第一個(gè)開(kāi)關(guān)晶體管的源級(jí)與最后一個(gè)開(kāi)關(guān)晶體管的漏極之間，在本實(shí)施例一中，所述源漏偏置電阻網(wǎng)絡(luò)101包括在所述第一個(gè)晶體開(kāi)關(guān)管的源級(jí)和最后一個(gè)晶體開(kāi)關(guān)管的漏極之間并聯(lián)連接的高阻抗電阻Rds;
[0039]所述的柵極偏置電阻網(wǎng)絡(luò)102設(shè)置在所述共柵極開(kāi)關(guān)晶體管組中各開(kāi)關(guān)晶體管的柵極與外設(shè)的柵極控制端之間，在本實(shí)施例一中，所述的柵極偏置電阻網(wǎng)絡(luò)102包括:與所述共柵極開(kāi)關(guān)晶體管組中開(kāi)關(guān)晶體管個(gè)數(shù)相等且一一對(duì)應(yīng)的若干個(gè)單獨(dú)柵極偏置電阻Rg_l，Rg_2，……，Rg_m，每一個(gè)單獨(dú)柵極偏置電阻的一端與所對(duì)應(yīng)的開(kāi)關(guān)晶體管的柵極連接、另一端與外設(shè)的柵極控制端連接，即，圖3中所示出的:第一個(gè)開(kāi)關(guān)晶體管的柵極與單獨(dú)柵極偏置電阻Rg_l連接，第二個(gè)開(kāi)關(guān)晶體管的柵極與單獨(dú)柵極偏置電阻Rg_2連接，……這些單獨(dú)柵極偏置電阻Rg_l，Rg_2，……，Rg_m的另一端與外設(shè)的柵極控制端直接連接。
[0040]可見(jiàn)，在本實(shí)施例一中，當(dāng)各開(kāi)關(guān)晶體管開(kāi)啟時(shí)，雖然各開(kāi)關(guān)晶體管的源極和柵極及漏極和柵極之間均有寄生電容，但是由于設(shè)置了柵極偏置電阻網(wǎng)絡(luò)102，有效地改善了開(kāi)關(guān)的差損特性；另一方面，當(dāng)各開(kāi)關(guān)晶體管關(guān)斷時(shí)，其源極和漏極之間的溝道關(guān)閉，雖然源極和漏極之間也存在寄生電容，但是由于設(shè)置了源漏偏置電阻網(wǎng)絡(luò)101，將保持開(kāi)關(guān)晶體管源極和漏極直流偏置點(diǎn)的對(duì)稱性，從而提高其線性特性。
[0041]實(shí)施例二:
[0042]參考圖4所示，為本發(fā)明實(shí)施例二的多路徑開(kāi)關(guān)電路原理圖，與實(shí)施例一類似的，該多路徑開(kāi)關(guān)電路包括:串聯(lián)的共柵極開(kāi)關(guān)晶體管組，源漏偏置電阻網(wǎng)絡(luò)101，柵極偏置電阻網(wǎng)絡(luò)102，但是對(duì)于源漏偏置電阻網(wǎng)絡(luò)101，柵極偏置電阻網(wǎng)絡(luò)102相對(duì)于實(shí)施例一進(jìn)行了進(jìn)一步地改進(jìn)，其中:
[0043]所述源漏偏置電阻網(wǎng)絡(luò)101包括:與所述共柵極開(kāi)關(guān)晶體管組中開(kāi)關(guān)晶體管個(gè)數(shù)相等且一一對(duì)應(yīng)的若干個(gè)電阻(Rds_l，Rds_2，……，Rds_m)，每個(gè)電阻并聯(lián)設(shè)置在所對(duì)應(yīng)的開(kāi)關(guān)晶體管的源級(jí)和漏極之間并且順序串聯(lián)連接；
[