示保持時(shí)間違規(guī)的可能性。
[0130]圖11示意性地示出用于檢測(cè)數(shù)字邏輯電路中的保持時(shí)間違規(guī)的示例保持時(shí)間違規(guī)檢測(cè)電路。保持時(shí)間違規(guī)檢測(cè)電路1100可包括數(shù)字邏輯電路800。在該配置中，數(shù)據(jù)發(fā)射裝置810、第一基于狀態(tài)的裝置830、第二基于狀態(tài)的裝置840、延遲裝置820和數(shù)字比較器邏輯裝置850構(gòu)成保持時(shí)間違規(guī)檢測(cè)電路的第一支路1101。保持時(shí)間違規(guī)檢測(cè)電路1100還可包括互補(bǔ)的第二支路1102?；パa(bǔ)的第二支路1102可以接收從數(shù)據(jù)發(fā)射裝置810輸出的數(shù)據(jù)信號(hào)，并且進(jìn)一步耦合到時(shí)鐘裝置860，該互補(bǔ)的第二支路在功能上等同于第一支路，以使得保持時(shí)間違規(guī)檢測(cè)電路同時(shí)測(cè)試上升時(shí)間延遲和下降時(shí)間延遲兩者。換言之，如果第一支路1101正在測(cè)試O到I轉(zhuǎn)變，則第二支路1102將同時(shí)測(cè)試I到O轉(zhuǎn)變。諸如NAND和NOR門等邏輯門可具有不同的上升時(shí)間延遲和下降時(shí)間延遲，同時(shí)測(cè)試這兩種類型的延遲將提高保持時(shí)間違規(guī)檢測(cè)電路1100相對(duì)于檢測(cè)保持時(shí)間違規(guī)的敏感性。
[0131]互補(bǔ)的第二支路1102可包括基于狀態(tài)的裝置1112、延遲裝置1120、基于狀態(tài)的裝置1130、基于狀態(tài)的裝置1140和數(shù)字比較器邏輯裝置1150?；パa(bǔ)的第二支路1102可以耦合到數(shù)據(jù)發(fā)射裝置810和時(shí)鐘裝置860。
[0132]如圖11所描繪的，基于狀態(tài)的裝置1112、1130和1140被描繪為觸發(fā)器，但在一些實(shí)施例中可以是鎖存器或其它數(shù)字邏輯裝置?；跔顟B(tài)的裝置1112包括時(shí)鐘輸入1114、數(shù)據(jù)輸入1115和數(shù)據(jù)輸出1117。數(shù)據(jù)輸入1115在操作上耦合到基于狀態(tài)的裝置812的第一數(shù)據(jù)輸出817，并且時(shí)鐘輸入1114在操作上耦合到時(shí)鐘裝置860。以此方式，從基于狀態(tài)的裝置1112輸出的數(shù)據(jù)將在從數(shù)據(jù)發(fā)射裝置810輸出的數(shù)據(jù)后一個(gè)時(shí)鐘周期。在圖11所描繪的配置中，數(shù)據(jù)發(fā)射裝置810輸出響應(yīng)于來(lái)自時(shí)鐘裝置860的觸發(fā)要素而在第一和第二值之間切換的數(shù)據(jù)。以此方式，當(dāng)數(shù)據(jù)發(fā)射裝置810數(shù)據(jù)具有第一值的數(shù)據(jù)時(shí)，基于狀態(tài)的裝置1112將輸出具有第二值的數(shù)據(jù)，反之亦然。該配置允許保持時(shí)間違規(guī)檢測(cè)電路1100同時(shí)測(cè)試上升時(shí)間延遲和下降時(shí)間延遲。
[0133]延遲裝置1120被示為在操作上耦合在時(shí)鐘裝置860與時(shí)鐘輸入1144之間?；跔顟B(tài)的裝置1130包括時(shí)鐘輸入1134、數(shù)據(jù)輸入1135和數(shù)據(jù)輸出1137。數(shù)據(jù)輸入1135在操作上耦合到數(shù)據(jù)輸出1117。時(shí)鐘輸入1134在操作上耦合到時(shí)鐘裝置860。
[0134]如圖11所描繪的，數(shù)字比較器邏輯裝置1150包括XOR門1151JOR門1151包括數(shù)據(jù)輸入1155和1156以及數(shù)據(jù)輸出1157。當(dāng)被配置成包括XOR門時(shí)，數(shù)字比較器邏輯裝置1150將在進(jìn)入數(shù)據(jù)輸入1155的數(shù)據(jù)的值不同于進(jìn)入數(shù)據(jù)輸入1156的數(shù)據(jù)的值時(shí)輸出指示保持時(shí)間違規(guī)的信號(hào)。在其它配置中，數(shù)字比較器邏輯裝置1150可被配置成在進(jìn)入數(shù)據(jù)輸入1155和1156的數(shù)據(jù)值是相等的時(shí)候輸出指示保持時(shí)間違規(guī)的信號(hào)。
[0135]數(shù)字比較器邏輯裝置1150還可包括基于狀態(tài)的裝置1160。基于狀態(tài)的裝置1160被描繪為觸發(fā)器，但在一些實(shí)施例中可以是鎖存器或其它數(shù)字邏輯裝置?；跔顟B(tài)的裝置1160包括時(shí)鐘輸入1164、數(shù)據(jù)輸入1165和數(shù)據(jù)輸出1167。數(shù)據(jù)輸入1165在操作上耦合到數(shù)據(jù)輸出1157。時(shí)鐘輸入1164可以在操作上耦合到如圖所示的時(shí)鐘裝置860或者可以在操作上耦合到另一時(shí)鐘裝置。在其中時(shí)鐘輸入1164在操作上耦合到時(shí)鐘裝置860的示例中，延遲裝置可以耦合在時(shí)鐘裝置860與時(shí)鐘輸入1164之間?；跔顟B(tài)的裝置1160可被配置成在數(shù)據(jù)輸出值被預(yù)期處于穩(wěn)定狀態(tài)的時(shí)段期間對(duì)從數(shù)據(jù)輸出1157輸出的數(shù)據(jù)進(jìn)行采樣。以此方式，通常將指示保持時(shí)間違規(guī)的小數(shù)據(jù)毛刺可以不觸發(fā)數(shù)字邏輯電路系統(tǒng)的安全部分的關(guān)閉。在一些實(shí)施例中，數(shù)字比較器邏輯裝置1150可以不包括基于狀態(tài)的裝置。相反，附加延遲裝置可被置于數(shù)據(jù)輸出1137與數(shù)據(jù)輸入1155之間，從而確保從基于狀態(tài)的裝置1130發(fā)射的數(shù)據(jù)在從基于狀態(tài)的裝置1140發(fā)射的數(shù)據(jù)到達(dá)數(shù)據(jù)輸入1156的相同時(shí)間到達(dá)數(shù)據(jù)輸入1155ο
[0136]保持時(shí)間違規(guī)檢測(cè)電路的第一和第二支路可以進(jìn)一步耦合到數(shù)字比較器邏輯裝置1170。數(shù)字比較器邏輯裝置1170在此被描繪為OR門并且包括數(shù)據(jù)輸入1175和1176以及數(shù)據(jù)輸出1177。如圖11所示，數(shù)據(jù)輸出867和1167可以分別經(jīng)由數(shù)據(jù)輸入1170和1175來(lái)進(jìn)一步耦合到數(shù)字比較器邏輯裝置1176。當(dāng)被配置為OR門時(shí)，數(shù)字比較器邏輯裝置1170將在進(jìn)入數(shù)據(jù)輸入1175的數(shù)據(jù)的值或者進(jìn)入數(shù)據(jù)輸入1176的數(shù)據(jù)的值指示保持時(shí)間違規(guī)時(shí)輸出指示保持時(shí)間違規(guī)的信號(hào)。數(shù)據(jù)輸出1177可被進(jìn)一步配置成耦合到附加數(shù)字邏輯電路系統(tǒng)，以使得指示保持時(shí)間違規(guī)的數(shù)據(jù)可觸發(fā)數(shù)字邏輯電路系統(tǒng)的安全部分的關(guān)閉。在一些示例中，指示保持時(shí)間違規(guī)的數(shù)據(jù)可用于調(diào)整數(shù)字邏輯電路系統(tǒng)的邏輯參數(shù)。
[0137]應(yīng)理解，如此處所使用的“裝置”可以不一定指代單個(gè)組件或邏輯元件。相反，每一裝置可包括協(xié)作來(lái)產(chǎn)生所描述的所需功能的若干不同的組件或邏輯元件?？梢源嬖诳捎糜趧?chuàng)建具有所需功能的裝置的邏輯元件的若干不同組合。由此，術(shù)語(yǔ)“裝置”并非旨在指代不可簡(jiǎn)化的組件或邏輯元件，但可給出其中單個(gè)組件或邏輯元件可以足以執(zhí)行所需功能的一些示例。
[0138]將會(huì)理解，此處描述的配置和/或方法本質(zhì)是示例性的，這些具體實(shí)施例或示例不應(yīng)被視為限制性的，因?yàn)樵S多變體是可能的。此處描述的具體例程或方法可以表示任何數(shù)量的處理策略中的一個(gè)或多個(gè)。如此，所示和/或所述的各種動(dòng)作可以以所示和/或所述順序、以其他順序、并行地執(zhí)行，或者被省略。同樣，上述過(guò)程的次序可以改變。
[0139]本公開的主題包括各種過(guò)程、系統(tǒng)和配置以及此處公開的其他特征、功能、動(dòng)作和/或?qū)傩浴⒁约八鼈兊娜我缓腿康葍r(jià)物的所有新穎且非顯而易見的組合和子組合。
【主權(quán)項(xiàng)】
1.一種用于功能定時(shí)傳感器的系統(tǒng)，包括: 建立時(shí)間違規(guī)檢測(cè)電路；以及/或者 保持時(shí)間違規(guī)檢測(cè)電路；以及 來(lái)自所述建立時(shí)間違規(guī)檢測(cè)電路和/或所述保持時(shí)間違規(guī)檢測(cè)電路的接口，所述接口在所述建立時(shí)間違規(guī)檢測(cè)電路或所述保持時(shí)間違規(guī)檢測(cè)電路檢測(cè)到違規(guī)之際提供通知。2.如權(quán)利要求1所述的系統(tǒng)，其特征在于，所述建立時(shí)間違規(guī)電路還包括: 數(shù)據(jù)發(fā)射裝置； 基于狀態(tài)的裝置； 在操作上作為所述數(shù)據(jù)發(fā)射裝置和所述基于狀態(tài)的裝置的中介的延遲裝置，所述延遲裝置被配置成使得所述基于狀態(tài)的裝置輸出與由所述數(shù)據(jù)發(fā)射裝置輸出的非延遲數(shù)據(jù)信號(hào)有關(guān)的延遲數(shù)據(jù)信號(hào)；以及 數(shù)字比較器邏輯裝置，其被配置成在來(lái)自所述基于狀態(tài)的裝置的所述延遲數(shù)據(jù)信號(hào)違反與來(lái)自所述數(shù)據(jù)發(fā)射裝置的所述非延遲數(shù)據(jù)信號(hào)的比較條件的情況下指示建立時(shí)間違規(guī)。3.如權(quán)利要求2所述的系統(tǒng)，其特征在于: 所述數(shù)據(jù)發(fā)射裝置包括第一數(shù)據(jù)輸出并且被配置成經(jīng)由所述第一數(shù)據(jù)輸出來(lái)輸出所述非延遲數(shù)據(jù)信號(hào)； 所述基于狀態(tài)的裝置包括經(jīng)由所述延遲裝置在操作上耦合到所述第一數(shù)據(jù)輸出的第一數(shù)據(jù)輸入，以及第二數(shù)據(jù)輸出，并且其中所述基于狀態(tài)的裝置被配置成: 將數(shù)據(jù)信號(hào)存儲(chǔ)在所述第一數(shù)據(jù)輸入處； 對(duì)存儲(chǔ)在所述第一數(shù)據(jù)輸入處的數(shù)據(jù)進(jìn)行采樣；以及 經(jīng)由所述第二數(shù)據(jù)輸出來(lái)輸出經(jīng)采樣的數(shù)據(jù);并且 所述數(shù)字比較器邏輯裝置包括在操作上耦合到所述第一數(shù)據(jù)輸出的第二數(shù)據(jù)輸入、在操作上耦合到所述第二數(shù)據(jù)輸出的第三數(shù)據(jù)輸入，以及第三數(shù)據(jù)輸出。4.如權(quán)利要求3所述的系統(tǒng)，其特征在于，所述建立時(shí)間違規(guī)電路還包括: 時(shí)鐘裝置，其被配置成輸出具有等于第一時(shí)間間隔的周期的周期性時(shí)鐘信號(hào)，所述周期性時(shí)鐘信號(hào)在每一周期期間包括觸發(fā)要素;并且其中: 所述數(shù)據(jù)發(fā)射裝置包括在操作上耦合到所述時(shí)鐘裝置的第一時(shí)鐘輸入，并且其中所述非延遲數(shù)據(jù)信號(hào)響應(yīng)于來(lái)自所述時(shí)鐘裝置的觸發(fā)要素而在第一值與第二值之間切換； 所述基于狀態(tài)的裝置包括在操作上耦合到所述時(shí)鐘裝置的第二時(shí)鐘輸入，并且其中所述基于狀態(tài)的裝置被配置成: 在觸發(fā)要素到達(dá)所述第二時(shí)鐘輸入之前開始的第二時(shí)間間隔內(nèi)對(duì)存儲(chǔ)在所述第一數(shù)據(jù)輸入處的數(shù)據(jù)進(jìn)行采樣，所述第二時(shí)間間隔短于所述第一時(shí)間間隔；以及 響應(yīng)于觸發(fā)要素到達(dá)所述第二時(shí)鐘輸入而經(jīng)由所述第二數(shù)據(jù)輸出來(lái)輸出具有經(jīng)采樣的數(shù)據(jù)的所述延遲數(shù)據(jù)信號(hào);并且 所述延遲裝置被配置成將所述第一數(shù)據(jù)輸入處的所述非延遲數(shù)據(jù)信號(hào)的到達(dá)延遲第三時(shí)間間隔，所述第三時(shí)間間隔小于或等于所述第一時(shí)間間隔與所述第二時(shí)間間隔之間的差值。5.如權(quán)利要求2所述的系統(tǒng)，其特征在于，所述數(shù)據(jù)發(fā)射裝置、所述基于狀態(tài)的裝置、所述延遲裝置和所述數(shù)字比較器邏輯裝置構(gòu)成所述建立時(shí)間違規(guī)檢測(cè)電路的第一支路，并且其中所述建立時(shí)間違規(guī)檢測(cè)電路的互補(bǔ)的第二支路接收從所述數(shù)據(jù)發(fā)射裝置輸出的所述非延遲數(shù)據(jù)信號(hào)，所述互補(bǔ)的第二支路在功能上等同于所述第一支路，以使得所述建立時(shí)間違規(guī)檢測(cè)電路同時(shí)測(cè)試上升時(shí)間延遲和下降時(shí)間延遲兩者。6.如權(quán)利要求4所述的系統(tǒng)，其特征在于，所述數(shù)據(jù)發(fā)射裝置還包括觸發(fā)器和逆變器，其中所述觸發(fā)器還包括第四數(shù)據(jù)輸入，并且其中所述逆變器耦合在所述第一數(shù)據(jù)輸出與所述第四數(shù)據(jù)輸入之間。7.如權(quán)利要求1所述的系統(tǒng)，其特征在于，所述保持時(shí)間違規(guī)電路還包括: 數(shù)據(jù)發(fā)射裝置； 第一基于狀態(tài)的裝置； 第二基于狀態(tài)的裝置； 在操作上耦合到所述第一和第二基于狀態(tài)的裝置的時(shí)鐘裝置； 在操作上作為所述時(shí)鐘裝置和所述第二基于狀態(tài)的裝置的中介的延遲裝置，所述延遲裝置被配置成相對(duì)于所述第一基于狀態(tài)的裝置對(duì)所述第一數(shù)據(jù)信號(hào)的采樣來(lái)延遲所述第二基于狀態(tài)的裝置對(duì)由所述數(shù)據(jù)發(fā)射裝置輸出的第一數(shù)據(jù)信號(hào)的采樣；以及 數(shù)字比較器邏輯裝置，其被配置成在從所述第一基于狀態(tài)的裝置輸出的第二數(shù)據(jù)信號(hào)違反與從所述第二基于狀態(tài)的裝置輸出的第三數(shù)據(jù)信號(hào)的比較條件的情況下指示保持時(shí)間違規(guī)。8.如權(quán)利要求7所述的系統(tǒng)，其特征在于: 所述數(shù)據(jù)發(fā)射裝置包括第一數(shù)據(jù)輸出并且被配置成經(jīng)由所述第一數(shù)據(jù)輸出來(lái)輸出所述第一數(shù)據(jù)信號(hào)； 所述第一基于狀態(tài)的裝置包括在操作上耦合到所述第一數(shù)據(jù)輸出的第一數(shù)據(jù)輸入、在操作上耦合到所述時(shí)鐘裝置的第一時(shí)鐘輸入，以及第二數(shù)據(jù)輸出，并且其中所述第一基于狀態(tài)的裝置被配置成: 將數(shù)據(jù)信號(hào)存儲(chǔ)在所述第一數(shù)據(jù)輸入處； 對(duì)存儲(chǔ)在所述第一數(shù)據(jù)輸入處的數(shù)據(jù)進(jìn)行采樣；以及 經(jīng)由所述第二數(shù)據(jù)輸出以第二數(shù)據(jù)信號(hào)的形式輸出經(jīng)采樣的數(shù)據(jù)； 所述第二基于狀態(tài)的裝置包括在操作上耦合到所述第一數(shù)據(jù)輸出的第二數(shù)據(jù)輸入、在操作上耦合到所述時(shí)鐘裝置的第二時(shí)鐘輸入，以及第三數(shù)據(jù)輸出，并且其中所述第二基于狀態(tài)的裝置被配置成: 將數(shù)據(jù)信號(hào)存儲(chǔ)在所述第二數(shù)據(jù)輸入處； 對(duì)存儲(chǔ)在所述第二數(shù)據(jù)輸入處的數(shù)據(jù)進(jìn)行采樣；以及經(jīng)由所述第三數(shù)據(jù)輸出以第三數(shù)據(jù)信號(hào)的形式輸出經(jīng)采樣的數(shù)據(jù);并且所述數(shù)字比較器邏輯裝置包括在操作上耦合到所述第二數(shù)據(jù)輸出的第三數(shù)據(jù)輸入、在操作上耦合到所述第三數(shù)據(jù)輸出的第四數(shù)據(jù)輸入，以及第四數(shù)據(jù)輸出。9.如權(quán)利要求8所述的系統(tǒng)，其特征在于: 所述時(shí)鐘裝置被配置成輸出具有等于第一時(shí)間間隔的周期并且在每一周期期間包括觸發(fā)要素的周期性時(shí)鐘信號(hào)； 所述數(shù)據(jù)發(fā)射裝置包括在操作上耦合到所述時(shí)鐘裝置的第一時(shí)鐘輸入，并且其中所述第一數(shù)據(jù)信號(hào)響應(yīng)于來(lái)自所述時(shí)鐘裝置的觸發(fā)要素而在第一值與第二值之間切換； 所述第一基于狀態(tài)的裝置包括在操作上耦合到所述時(shí)鐘裝置的第二時(shí)鐘輸入，并且其中所述第一基于狀態(tài)的裝置被配置成: 在觸發(fā)要素到達(dá)所述第二時(shí)鐘輸入時(shí)開始的第二時(shí)間間隔內(nèi)對(duì)存儲(chǔ)在所述第一數(shù)據(jù)輸入處的數(shù)據(jù)進(jìn)行采樣，所述第二時(shí)間間隔短于所述第一時(shí)間間隔；以及經(jīng)由所述第二數(shù)據(jù)輸出以所述第二數(shù)據(jù)信號(hào)的形式輸出經(jīng)采樣的數(shù)據(jù)； 所述第二基于狀態(tài)的裝置包括在操作上耦合到所述時(shí)鐘裝置的第三時(shí)鐘輸入，并且其中所述第二基于狀態(tài)的裝置被配置成: 在觸發(fā)要素到達(dá)所述第三時(shí)鐘輸入時(shí)開始的所述第二時(shí)間間隔內(nèi)對(duì)存儲(chǔ)在所述第二數(shù)據(jù)輸入處的數(shù)據(jù)進(jìn)行采樣；以及 經(jīng)由所述第三數(shù)據(jù)輸出以所述第三數(shù)據(jù)信號(hào)的形式輸出經(jīng)采樣的數(shù)據(jù);并且所述延遲裝置被配置成將所述第三時(shí)鐘輸入處的所述周期性時(shí)鐘信號(hào)的到達(dá)延遲第三時(shí)間間隔，所述第三時(shí)間間隔小于或等于所述第二時(shí)間間隔。10.如權(quán)利要求7所述的系統(tǒng)，其特征在于，所述數(shù)據(jù)發(fā)射裝置、所述第一和第二基于狀態(tài)的裝置、所述延遲裝置和所述數(shù)字比較器邏輯裝置構(gòu)成所述保持時(shí)間違規(guī)檢測(cè)電路的第一支路，并且其中所述保持時(shí)間違規(guī)檢測(cè)電路的互補(bǔ)的第二支路接收從所述數(shù)據(jù)發(fā)射裝置輸出的所述數(shù)據(jù)信號(hào)并且進(jìn)一步耦合到所述時(shí)鐘裝置，所述互補(bǔ)的第二支路在功能上等同于所述第一支路，以使得所述保持時(shí)間違規(guī)檢測(cè)電路同時(shí)測(cè)試上升時(shí)間延遲和下降時(shí)間延遲兩者。
【專利摘要】功能定時(shí)傳感器包括建立時(shí)間違規(guī)檢測(cè)電路、保持時(shí)間違規(guī)檢測(cè)電路、以及來(lái)自建立時(shí)間違規(guī)檢測(cè)電路和保持時(shí)間違規(guī)檢測(cè)電路的接口。該接口在建立時(shí)間違規(guī)檢測(cè)電路或保持時(shí)間違規(guī)檢測(cè)電路檢測(cè)到違規(guī)之際提供通知。
【IPC分類】H03K3/037
【公開號(hào)】CN105531929
【申請(qǐng)?zhí)枴緾N201480045376
【發(fā)明人】J·S·福勒
【申請(qǐng)人】微軟技術(shù)許可有限責(zé)任公司
【公開日】2016年4月27日
【申請(qǐng)日】2014年8月8日
【公告號(hào)】EP3033831A1, US9122891, US20150042375, WO2015023516A1