具有追趕模式、進行時鐘重定時的系統(tǒng)和裝置及相關方法
【技術領域】
[0001] 本公開總體上設及時鐘信號調節(jié)，并且，更具體地，在一些實施例中，設及一種利 用追趕（catch-up)模式進行時鐘重定時的系統(tǒng)和裝置W及相關方法。
【背景技術】
[0002] 在同一集成電路（IC)或者甚至印刷線路板（PCB)上組合數字邏輯和射頻（RF)電 路引入數字邏輯與無線電操作干擾的可能性。更具體地，在某些頻率（如數字時鐘頻率的 諧波）下的干擾能量能夠被RF接收器視作帶內信號，運可能干擾那些頻率處或者接近那些 頻率的輸入的（或甚至發(fā)送的）無線電信號。存在若干常規(guī)技術用于對抗該干擾，運對于 本領域的普通技術人員而言是已知的，因此W下簡要進行描述。
[0003] 圖1A-1B分別示出用于調制數字時鐘邊緣和相關的定時信號的常規(guī)數字同步器。 如在圖IB中看到的，盡管最終的!^5^化etimJ時鐘的平均頻率未改變，但時鐘的邊緣被移 動W與F,。的邊緣對齊。運樣做改變了最終的數字時鐘的諧波W基于F 在RF頻帶中生成 更少的干擾。重定時的輸出相比于原時鐘在相鄰邊緣之間能夠顯示更短的時間。針對W上 示例，最小重定時邊到邊（edge-to-edge)延遲由W下公式給出：
陽00引其中，Tmiw 是時鐘頻率F aK的最小邊到邊時間并且F U3表示RF接收器的本地 振蕩器頻率。由于整數函數INTO將其參數取到小于或者等于該參數的整數，最小重定時 邊到邊時間大致小于原始邊到邊時間。如果原時鐘的占空比不接近50%，并且町。不是遠 大于Fcu,重定時的邊到邊時間能夠明顯短于j2e。運可能導致數字邏輯從重定時時鐘 運行并且在寄存器之間具有重要的信號通道，運些寄存器在相反的時鐘邊緣上計時W相比 如果從原時鐘運行的情況能夠W更快的速度運行。數字邏輯的增加的頻率可能增加數 字邏輯的功率和（IC上的）面積兩者。

【發(fā)明內容】

[0006] 根據一個示例性實施例，一種裝置包括響應于第一信號操作的模擬或混合信號電 路系統(tǒng)和響應于第二信號操作的數字電路系統(tǒng)。該裝置進一步包括信號重定時電路。該信 號重定時電路將數字信號源的輸出信號重定時，通過將該數字信號源的輸出信號的邊緣重 定時W落在第一信號的周期邊界上來減少數字電路系統(tǒng)和模擬或混合信號電路系統(tǒng)之間 的干擾。
[0007] 根據另一個示例性實施例，一種裝置包括響應于第一信號操作的第一電路和響應 于第二信號或第二信號的重定時版本可選擇地操作的第二電路。該裝置進一步包括信號重 定時電路。該信號重定時電路對第二信號進行重定時W生成第二信號的重定時版本，并且 管理第二電路響應于第二信號或第二信號的重定時版本的操作的轉變而不在第二信號的 重定時版本中生成毛刺和丟失或外加周期。
[0008] 根據另一個示例性實施例，一種裝置包括響應于信號或信號的重定時版本可選擇 地操作的電路。該裝置進一步包括信號重定時電路，該信號重定時電路通過使用追趕模式 來管理電路響應于信號的重定時版本的操作到該電路響應于該信號的操作的轉變。
【附圖說明】
[0009] 運些附圖僅示出示例性實施例并因此不應該被認為限制本申請或要求保護的內 容的范圍。本領域的普通技術人員認識到，所公開的概念適用于其他等效實施例。在附圖 中，在不止一個附圖中使用相同的附圖標記指示相同、相似或等效的功能、組件或塊。
[0010] 圖1A-1B分別示出常規(guī)同步器及其相關時序圖。
[0011] 圖2描述根據一個示例性實施例的系統(tǒng)。
[0012] 圖3示出包括RF電路系統(tǒng)和數字電路系統(tǒng)的一個示例性實施例。
[0013] 圖4描述根據一個示例性實施例的信號重定時電路。
[0014] 圖5示出圖4的示例性實施例的時序圖。
[0015] 圖6描述根據另一個示例性實施例的信號重定時電路。
[0016] 圖7示出一個示例性實施例的進入重定時模式的時序圖。
[0017] 圖8示出一個示例性實施例的退出重定時模式的時序圖。
【具體實施方式】
[0018] 所公開的概念總體上設及基準信號或源信號（例如，時鐘信號）調節(jié)，例如，在結 合RF電路系統(tǒng)（例如，接收器、發(fā)送器、收發(fā)器）與數字邏輯電路系統(tǒng)（例如，處理器、微控 制器單元（MCU)等等）的裝置或系統(tǒng)中。更具體地，所公開的概念提供用于時鐘信號重定 時W及在一些實施例中提供追趕模式的系統(tǒng)、裝置和方法。
[0019] 例如，當結合RF電路系統(tǒng)使用時，本公開描述的技術用于通過將數字時鐘的邊緣 重定時W落到RF電路系統(tǒng)使用的本地振蕩器化0)的周期邊界上來減少數字時鐘生成的干 擾（例如，無線電干擾）。此外，示例性實施例提供W下機制：管理原始時鐘和該時鐘的重 定時版本之間的轉變，同時維持最終輸出時鐘的指定最小邊到邊時間和時間段W及根據期 望提供追趕模式。
[0020] 如W上指出的，示例性實施例提供一種機制和相關的技術，用于將時鐘信號重定 時，W便減少或消除數字電路（如具有時鐘信號的電路）和另一個電路（例如對干擾敏感 的信號處理電路，例如，RF電路）之間的干擾。通過利用其他電路中的信號（例如，LO信 號）重定時數字電路中的信號（例如，時鐘信號），實現干擾減少。
[0021] 圖2示出根據一個示例性實施例的系統(tǒng)100。系統(tǒng)100包括電路分區(qū)103和電路 分區(qū)109。鏈路127將電路分區(qū)103禪合到電路分區(qū)109。鏈路127可W包括禪合機構，如 總線、期望數量的導線（例如，IC中或PCB中或PCB上的跡線）等。電路分區(qū)103和電路 分區(qū)109可W經由鏈路127通信一個或更多信號。
[0022] 電路分區(qū)103包括數字電路106。數字電路106包括數字信號源115。不失一般 性，本公開可W將數字信號源115稱為時鐘信號源。然而，本領域的普通技術人員明白， 數字信號源115可W構成其他類型的電路系統(tǒng)或生成W其他名字命名的信號。
[0023] 電路分區(qū)109包括信號處理電路112。信號處理電路112包括禪合到其他電路系 統(tǒng)或處理電路系統(tǒng)124(例如，針對一個或更多信號（未示出）執(zhí)行模擬或數字或混合信號 的信號處理的電路系統(tǒng)）的信號源121。信號源121提供信號給處理電路系統(tǒng)124。處理電 路系統(tǒng)124使用從信號源121接收的信號針對一個或更多信號（未示出）執(zhí)行信號處理。
[0024] 數字電路106包括信號重定時電路118。信號重定時電路118利用信號源m提 供的信號（例如，通過經由鏈路127將信號源121提供的信號通信至數字信號重定時電路 118)將數字信號源115提供的數字信號重定時。由于對數字信號源115提供的數字信號進 行重定時，電路分區(qū)103和電路分區(qū)109之間的干擾被減少或消除?？蒞由數字電路106 使用重定時的數字信號執(zhí)行操作，例如，使用重定時的數字信號作為時鐘信號W執(zhí)行數字 邏輯操作。
[0025] 例如，在示例性實施例中，電路分區(qū)109中的電路系統(tǒng)（例如，信號處理電路112) 可W操作一個或更多模擬或混合信號的信號。由于其性質，運些信號（W及處理它們的電 路系統(tǒng)）可能對如數字信號源115生成的干擾敏感。該重定時操作（W及如W上指出的， 使用重定時的信號）減少或消除了干擾。
[0026] 在示例性實施例中，信號重定時電路118將數字信號源115的輸出信號的邊緣重 定時W落到信號源121的輸出信號的周期邊界上。在其他示例性實施例中，信號重定時電 路118提供對數字信號源115的輸出信號與輸出信號的重定時版本之間的轉變的管理，同 時維持最終重定時的信號的指定最小邊到邊時間和時間段。在另一些示例性實施例中，對 運些轉變（進入和退出已重定時的或重定時的模式）的管理包括執(zhí)行重定時操作W使：（a) 完成進入和退出已重定時的模式而不生成輸出毛刺、丟失時鐘周期或外加時鐘周期；