8可進(jìn)一步被配置成表現(xiàn)為低通濾波器，特別地，具有較低級(jí)(如第 一級(jí)）的寬帶寬(如1 OOMHz)濾波器。
[0030] 在上述示例中，數(shù)模轉(zhuǎn)換裝置200能夠提供對(duì)采樣頻率900MHz周?chē)牡谝粓D像的 足夠衰減。應(yīng)當(dāng)指出的是，本發(fā)明對(duì)數(shù)模轉(zhuǎn)換裝置200中使用的采樣頻率的數(shù)值并不做任何 限制。也就是說(shuō)，當(dāng)數(shù)模轉(zhuǎn)換裝置200的數(shù)模轉(zhuǎn)換器204，206在不同的采樣頻率下操作時(shí)，通 過(guò)組合各DAC的輸出，可W實(shí)現(xiàn)將圖像抑制應(yīng)用至互阻抗放大器輸出的相同目的。請(qǐng)參照?qǐng)D 4，圖4是數(shù)模轉(zhuǎn)換裝置200在不同的采樣頻率下操作時(shí)（如Fs = 900MHz，F(xiàn)s = 800MHz W及Fs = 1200MHz)傳遞函數(shù)(1+Z^i)的頻率響應(yīng)示意圖。從圖4可W很容易地獲知，不管使用了何種 采樣頻率Fs,憑借本發(fā)明實(shí)施例提供的圖像抑制DAC架構(gòu)均可W有效地衰減第一圖像。
[0031] 簡(jiǎn)單來(lái)說(shuō)，與傳統(tǒng)DAC設(shè)計(jì)相比，該傳統(tǒng)DAC設(shè)計(jì)的DAC輸出在工作頻率周?chē)馐懿?需要的圖像的困擾，本發(fā)明提供的DAC架構(gòu)能夠給工作頻率周?chē)膱D像提供足夠衰減(盡管 沒(méi)有使用后置DAC濾波器）。根據(jù)上述實(shí)施例，圖5和圖6示出了傳統(tǒng)DAC設(shè)計(jì)與本發(fā)明提供的 具有圖像抑制的DAC設(shè)計(jì)之間的比較。圖5是根據(jù)上述實(shí)施例提供的傳統(tǒng)DAC設(shè)計(jì)和本發(fā)明 提供的具有圖像抑制的DAC設(shè)計(jì)的時(shí)域波形圖。圖6是根據(jù)上述實(shí)施例提供的傳統(tǒng)DAC設(shè)計(jì) 和本發(fā)明提供的具有圖像抑制的DAC設(shè)計(jì)的頻域波形圖。與傳統(tǒng)DAC設(shè)計(jì)的時(shí)域波形相比， 本發(fā)明提供的具有圖像抑制的DAC設(shè)計(jì)的時(shí)域波形具有減少的振幅變化率，從而具有較小 的高頻噪聲。因此，從圖6可W看出，本發(fā)明所提供的DAC設(shè)計(jì)中采樣頻率(Fs = 900MHz)周?chē)?的第一圖像的幅度(magni ^de)低于傳統(tǒng)DAC設(shè)計(jì)中采樣頻率(Fs = 900MHz)周?chē)牡谝粓D 像的幅度。
[0032] 在上述實(shí)施例中，僅添加了一個(gè)具有相位調(diào)整模擬輸出的輔助（auxilia巧)DAC (即數(shù)模轉(zhuǎn)換器206)對(duì)采樣頻率周?chē)膱D像進(jìn)行噪聲抑制?？蛇x的，可W添加多個(gè)輔助DAC 對(duì)采樣頻率周?chē)案唠A諧波頻率周?chē)膱D像進(jìn)行噪聲抑制，其中，所述多個(gè)輔助DAC具有不 同的相位調(diào)整模擬輸出。
[0033] 請(qǐng)參照?qǐng)D7,圖7是本發(fā)明實(shí)施例提供的數(shù)模轉(zhuǎn)換裝置的另一示意圖，該數(shù)模轉(zhuǎn)換 裝置使用本發(fā)明提供的圖1所示的圖像抑制DAC架構(gòu)。基于與本發(fā)明提供的圖1所示的相同 的圖像抑制DAC架構(gòu)，該典型的數(shù)模轉(zhuǎn)換裝置700包括時(shí)鐘發(fā)生器702、多個(gè)數(shù)模轉(zhuǎn)換器(如 TXDAC) 704，706_1，706_2，706_3 W及互阻抗放大器708。使用時(shí)鐘發(fā)生器702來(lái)實(shí)現(xiàn)圖1所示 的時(shí)鐘發(fā)生器102。例如，時(shí)鐘發(fā)生器702可W是能夠產(chǎn)生多個(gè)采樣時(shí)鐘（如化Ko, CLK90, 化Kiso,化K270)的多相位時(shí)鐘發(fā)生器(multi-地ase clock generator)，其中，該多個(gè)采樣時(shí) 鐘具有等間隔的不同相位。特別地，采樣時(shí)鐘化K90與采樣時(shí)鐘化Ko相比，具有90°的相位延 遲;采樣時(shí)鐘CLKiSQ與采樣時(shí)鐘CLKq相比，具有180°的相位延遲;采樣時(shí)鐘CLK27Q與采樣時(shí)鐘 化K日相比，具有270°的相位延遲。采樣時(shí)鐘化Ko、化Kw、化Kiso、化K270具有相同的采樣頻率Fs (如900M化）但相位不相同。采樣時(shí)鐘化Ko表現(xiàn)為圖1中所示的第一采樣時(shí)鐘化K_1，W及被 傳送至DAC704，DAC 704表現(xiàn)為圖1中所示的第一數(shù)模轉(zhuǎn)換器104; W及采樣時(shí)鐘化K90、 化Kiso、化K270分別表現(xiàn)為圖1中所示的第二采樣時(shí)鐘CLK_21 -&K_2N，W及被分別傳送至DAC 706_1-706_3，該DAC 706_1-706_3分別表現(xiàn)為圖1中所示的第二數(shù)模轉(zhuǎn)換器106_1-106_N。
[0034] 在本實(shí)施例中，多個(gè)DAC 704、706_1-706_3中的每個(gè)DAC均是電流輸出DAC。因此， DAC(如K位TXDAC)704基于采樣時(shí)鐘CLKg對(duì)數(shù)字輸入(如一 K位數(shù)據(jù))D_IN進(jìn)行轉(zhuǎn)換，從而產(chǎn) 生電流輸出I_〇ut 1 (如同圖1所示的第一模擬輸出A_1); W及DAC(如K位TXDAC) 706_1 -706_3 分別基于各自的采樣時(shí)鐘CLKw、CLKiso、CLK270對(duì)該相同的數(shù)字輸入(如該相同的K位數(shù)據(jù))D_ IN進(jìn)行轉(zhuǎn)換，從而產(chǎn)生多個(gè)電流輸出I_out2、I_out3、I_out4(如同圖1所示的第二模擬輸出 A_21-A_2N)。使用電流至電壓轉(zhuǎn)換器(如TIA 708)實(shí)現(xiàn)圖1中所示的組合電路108。因此，電 流輸出I_outl-I_out4被全部傳送至TIA 708的輸入端，W及，基于電流輸出I_outl-I_out4 的總和，TIA 708產(chǎn)生電壓輸出V_out(該電壓輸出表現(xiàn)為圖1中所示的組合模擬輸出八_ OUT)。由于電壓輸出A_0UT是根據(jù)電流輸出I_outl-I_out4的總和獲得的，因此，可W調(diào)整 TIA 708的直流增益，W使電壓輸出A_0UT(該電壓輸出是根據(jù)一主DAC輸出和S個(gè)副DAC輸 出獲得的）的DC電平維持在單獨(dú)根據(jù)該主DAC輸出獲得的電壓輸出的DC電平處。然而，運(yùn)并 不意味著對(duì)本發(fā)明的限制。在可選的設(shè)計(jì)中，該DC電平的調(diào)整可W在互阻抗放大器708后面 的電路元件中實(shí)現(xiàn)。
[0035] 在Z變換域中，電流輸出I_outl可W用Y表示；由于90度相位延遲，電流輸出I_out2 可W用;TxZ-壬表示；由于180度相位延遲，電流輸出I_〇ut3可W用]吾表示；W及，由于 270度相位延遲，電流輸出I_out4可W用y X 7 表示。若不考慮互阻抗放大器708具有的傳 遞函數(shù)，貝柯W將電壓輸出V_〇ut簡(jiǎn)單地表示為y X0 + Z-去+ 尋+ Z-尋：)。應(yīng)當(dāng)指出的是，本 發(fā)明實(shí)施例在目標(biāo)采樣頻率Fs處的傳遞函數(shù)+ +Z下+Z 等效于(equivalent) 在較高采樣頻率4*Fs處的傳遞函數(shù)（1+Z^+Z^+Z^)。因此，圖7所示的DAC架構(gòu)可W在概念上 被視為在較高采樣頻率4沖S下操作W及具有嵌入其中的濾波器。
[0036] 有意創(chuàng)造的傳遞函數(shù)（l+Z-i+Z-2+Z-3)所引入的該概念上的濾波器能夠?qū)D像抑制 應(yīng)用至數(shù)模轉(zhuǎn)換裝置700的組合模擬輸出中。請(qǐng)參照?qǐng)D8,圖8是在4*Fs處傳遞函數(shù)（1+Z-1+Z -2+Z-3)的頻率響應(yīng)示意圖。假設(shè)數(shù)字輸入D_IN的信號(hào)帶寬BW為50M化W及采樣頻率Fs為 900MHz。如上所述，圖像位于L沖S+M地W的位置，其中，L是諧波的級(jí)數(shù)W及M = +/-1。如圖8所 示，第一圖像分別位于850MHz和950MHz位置，第二圖像分別位于1750MHz和1850MHz位置，W 及第S圖像分別位于2650MHz和2750MHz位置。濾波器（1+Z^+Z^+Z^)能夠減弱采樣頻率Fs 周?chē)牡谝粓D像，減弱二次諧波頻率巧Fs周?chē)牡诙D像W及減弱=次諧波頻率3*Fs周?chē)?的第立圖像。由于組合電流輸出I_〇utl-I_out4等效于具有傳遞函數(shù)（l+Z-i+Z- 2+Z-3)的濾波 器，其中，該電流輸出I_〇utl-I_out4是根據(jù)使用具有等間隔的不同相位的采樣時(shí)鐘獲得 的，該濾波器用于提供對(duì)采樣頻率Fs、2*Fs、3沖S周?chē)膱D像的足夠衰減，因此，可W放寬后 置DAC濾波器的要求。例如，在一種示例設(shè)計(jì)中，互阻抗放大器708可進(jìn)一步被配置成表現(xiàn)為 低通濾波器，特別地，具有較低級(jí)(如第一級(jí)）的寬帶寬(如IOOMHz)濾波器。
[0037] 總之，盡管使用較低級(jí)的后置DAC濾波器，本發(fā)明提供的圖像抑制DAC架構(gòu)仍能夠 提供良好的圖像抑制。運(yùn)樣，可W降低濾波器設(shè)計(jì)的復(fù)雜性W及生產(chǎn)成本。
[0038] 請(qǐng)參照?qǐng)D9,圖9是本發(fā)明實(shí)施例提供的一種數(shù)模轉(zhuǎn)換方法的流程示意圖。該數(shù)模 轉(zhuǎn)換方法與上述實(shí)施例中的數(shù)模轉(zhuǎn)換裝置對(duì)應(yīng)，因此，具體的技術(shù)細(xì)節(jié)可W參照上述實(shí)施 例中的詳細(xì)描述，此處不再一一寶述。本實(shí)施例中，該數(shù)模轉(zhuǎn)換方法包括W下步驟。
[0039] 步驟S901:基于第一采樣時(shí)鐘，對(duì)數(shù)字輸入執(zhí)行第一數(shù)模轉(zhuǎn)換操作，W及相應(yīng)地產(chǎn) 生第一模擬輸出。為便于理解，W圖1來(lái)舉例說(shuō)明，因此，在一種示例中，基于第一采樣時(shí)鐘 CLK_1，對(duì)數(shù)字輸入D_IN執(zhí)行第一數(shù)模轉(zhuǎn)換操作，從而產(chǎn)生第一模擬輸出A_1。
[0040] 步驟S902:基于至少一個(gè)第二采樣時(shí)鐘，對(duì)所述數(shù)字輸入執(zhí)行至少一次第二數(shù)模 轉(zhuǎn)換操作，W及相應(yīng)地產(chǎn)生至少一個(gè)第二模擬輸出，所述至少一個(gè)第二采樣時(shí)鐘與所述第 一采樣時(shí)鐘不同。在一種示例中，基于第二采樣時(shí)鐘CLK_21，對(duì)數(shù)字輸入D_IN執(zhí)行第二數(shù)模 轉(zhuǎn)換操作，從而產(chǎn)生第二模擬輸出A_21;基于第二采樣時(shí)鐘C