一種用于鎖相環(huán)的電路結(jié)構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及通信設(shè)備領(lǐng)域，特別是涉及一種用于鎖相環(huán)電路中以提高電荷泵傳輸函數(shù)線性度的電路結(jié)構(gòu)。
【背景技術(shù)】
[0002]鎖相環(huán)(PLL)是各類通信、時鐘芯片中的核心電路，其輸出信號的頻譜噪聲、抖動、雜散等指標(biāo)非常關(guān)鍵，會直接關(guān)系到系統(tǒng)性能。電荷泵(CP)是PLL中的重要模塊，其輸出電流經(jīng)過環(huán)路濾波器后產(chǎn)生壓控振蕩器(VCO)的控制電壓。CP輸出信號的噪聲性能至關(guān)重要，決定著整個PLL的帶內(nèi)噪底(Noise Floor)，以及PLL輸出時鐘的抖動。
[0003]電荷泵將鑒頻鑒相器(PFD)輸出的相位信號轉(zhuǎn)化為電流信號，理想的CP輸入輸出函數(shù)是斜率固定的線性關(guān)系，如圖1所示，縱坐標(biāo)為電荷泵的輸出電荷，橫坐標(biāo)為相位差。但實際電路中由于器件工作引入的各類非理想因素，會在相位差為零的附近出現(xiàn)非線性效應(yīng)。尤其在小數(shù)分頻PLL中，CP的非線性特性會將PLL帶寬之外的小數(shù)調(diào)制器噪聲折疊搬移到PLL帶寬之內(nèi)，惡化PLL的帶內(nèi)噪聲；同時也會惡化PLL參考頻率處的雜散性能。
[0004]如果在CP輸出端加入固定值的電流，可以將PLL鎖定狀態(tài)下CP的傳輸函數(shù)搬移到線性區(qū)間(圖1中的區(qū)域1、2)，可以明顯改善PLL的帶內(nèi)噪聲性能。這也是近年來常用的一種提高CP線性度的方法。
[0005](US 7171183 B2 Linearized fract1nal-N synthesizer having a currentoffset charge pump, Broadcom Corp.Jan.30, 2007)此專利中提出利用偏置電流注入到CP輸出端。將PLL鎖定狀態(tài)下，CP的工作狀態(tài)由傳輸函數(shù)(見圖1)中的區(qū)域3，搬移到區(qū)域I或者2，即線性傳輸函數(shù)區(qū)域。
[0006]對小數(shù)分頻PLL而言，CP的非線性會將小數(shù)分頻器的高頻噪聲折疊搬移到PLL帶內(nèi)，嚴(yán)重惡化PLL帶內(nèi)噪聲、以及輸出信號相位抖動。因此該專利提出的利用偏置電流注入到CP輸出端的方法可以提高CP線性度，從而降低PLL輸出噪聲。
[0007](US 7834707 B2 Linearized charge pump having an offset, Broadcom Corp.Nov.16, 2010)此專利在上一個專利基礎(chǔ)上做了如下改進(jìn)。在CP輸出端去掉了放電開關(guān)電流，而只采用偏置電流作為放電電流，而充電開關(guān)電流保持不變。因此在鎖定狀態(tài)下，CP具有很好的線性度；同時由于去除了放電開關(guān)電流，CP本身的輸出噪聲也進(jìn)一步降低。
[0008]但去除放電開關(guān)電流的同時，帶來了一個不利的影響。若CP輸出端初始電壓較高，由于偏置電流值較小，環(huán)路濾波電容放電時間會較長，因此導(dǎo)致PLL環(huán)路鎖定時間過長。
[0009]因此，有必要提出一種新的用于鎖相環(huán)的電路結(jié)構(gòu)來解決上述問題。

【發(fā)明內(nèi)容】

[0010]鑒于以上所述現(xiàn)有技術(shù)的缺點，本發(fā)明的目的在于提供一種用于鎖相環(huán)的電路結(jié)構(gòu)，用于解決現(xiàn)有技術(shù)中由于鎖相環(huán)在相位差接近O時電荷泵的非線性特性惡化鎖相環(huán)帶內(nèi)噪聲以及惡化鎖相環(huán)參考頻率處的雜散性能的問題。
[0011]為實現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種用于鎖相環(huán)的電路結(jié)構(gòu)，所述電路結(jié)構(gòu)至少包括:含有上、下支路電流源的電荷泵；所述下支路中設(shè)有第一開關(guān)管；反相器；所述第一開關(guān)管受控并連接于所述反相器的輸出端；與所述反相器輸入端連接的控制信號；與所述控制信號連接并受控于所述的控制信號的第二開關(guān)管；所述第二開關(guān)管連接一偏置電流源；所述第二開關(guān)管與所述偏置電流源構(gòu)成的支路并聯(lián)于所述電荷泵的下支路。
[0012]作為本發(fā)明的用于鎖相環(huán)的電路結(jié)構(gòu)的一種優(yōu)選方案，所述電荷泵的上、下支路分別對應(yīng)設(shè)有上支路開關(guān)管和下支路開關(guān)管；所述上支路電流源接高電平；所述下支路電流源接低電平。
[0013]作為本發(fā)明的用于鎖相環(huán)的電路結(jié)構(gòu)的一種優(yōu)選方案，所述上支路開關(guān)管包括由源、漏極分別對應(yīng)連接于所述上支路電流源(I_up)的第一、第二 PMOS管(UP+、UP_)構(gòu)成的差分信號；所述下支路開關(guān)管包括由源、漏極分別對應(yīng)連接于所述下支路電流源(I_dn)的第一、第二 NMOS管(DN-、DN+)構(gòu)成的差分信號；所述第一 PMOS管的漏極與所述第一 NMOS管的漏極、所述第二 PMOS管的源極與所述第二 NMOS管的源極分別相互連接構(gòu)成第一、第二節(jié)點(A, B);所述電路結(jié)構(gòu)還包括輸出端連接于所述第一節(jié)點、輸入端連接于所述第二節(jié)點的運算放大器(106)。
[0014]作為本發(fā)明的用于鎖相環(huán)的電路結(jié)構(gòu)的一種優(yōu)選方案，所述第一開關(guān)管為NMOS管，所述第一開關(guān)管的源極連接于所述第二節(jié)點；所述第一開關(guān)管的漏極連接于所述第二NMOS管的源極；所述第一開關(guān)管的柵極連接于所述反相器的輸出端。
[0015]作為本發(fā)明的用于鎖相環(huán)的電路結(jié)構(gòu)的一種優(yōu)選方案，所述第二開關(guān)管為NMOS管；所述第二開關(guān)管的柵極連接于所述控制信號，其源極連接于所述第二節(jié)點，其漏極連接于所述偏置電流源。
[0016]作為本發(fā)明的用于鎖相環(huán)的電路結(jié)構(gòu)的一種優(yōu)選方案，所述電路結(jié)構(gòu)還包括輸入端連接于所述第二節(jié)點的低通濾波器(107);與該低通濾波器輸出端連接的壓控振蕩器(108)。
[0017]作為本發(fā)明的用于鎖相環(huán)的電路結(jié)構(gòu)的一種優(yōu)選方案，所述電路結(jié)構(gòu)還包括與所述電荷泵連接的鑒頻鑒相器(109);所述鑒頻鑒相器設(shè)有鎖相環(huán)參考時鐘和反饋時鐘；所述反饋時鐘連接一分頻器(110);所述分頻器連接于所述壓控振蕩器。
[0018]作為本發(fā)明的用于鎖相環(huán)的電路結(jié)構(gòu)的一種優(yōu)選方案，所述上、下支路電流源為相同類型的電流源器件。
[0019]作為本發(fā)明的用于鎖相環(huán)的電路結(jié)構(gòu)的一種優(yōu)選方案，所述上、下支路電流源均為互補金屬氧化物CMOS器件。
[0020]作為本發(fā)明的用于鎖相環(huán)的電路結(jié)構(gòu)的一種優(yōu)選方案，所述反相器為CMOS反相器。
[0021]如上所述，本發(fā)明的用于鎖相環(huán)的電路結(jié)構(gòu)，具有以下有益效果:控制信號指示鎖相環(huán)是否已經(jīng)完成鎖定，并根據(jù)鎖相環(huán)是否鎖定，該電荷泵可以在典型模式或者高線性度、低噪聲模式之間進(jìn)行切換。本發(fā)明在獲得更佳電荷泵性能的同時，不會對鎖相環(huán)鎖定時間產(chǎn)生影響同時節(jié)約了電路設(shè)計成本。
【附圖說明】
[0022]圖1顯示為現(xiàn)有技術(shù)中電荷泵傳輸函數(shù)的曲線圖。
[0023]圖2顯示為本發(fā)明的用于鎖相環(huán)的電路結(jié)構(gòu)中電荷泵工作在典型模式下的電路結(jié)構(gòu)示意圖。
[0024]圖3顯示為本發(fā)明的用于鎖相環(huán)的電路結(jié)構(gòu)中電荷泵工作在高線性度、低噪聲模式下的電路結(jié)構(gòu)示意圖。
[0025]圖4顯示為本發(fā)明中電荷泵應(yīng)用于鎖相環(huán)的電路模塊框圖。
[0026]元件標(biāo)號說明
[0027]10 上支路
[0028]11 下支路
[0029]101 第一開關(guān)管
[0030]102 反相器
[0031]103 控制信號
[0032]104 第二開關(guān)管
[0033]105 偏置電流源
[0034]106 運算放大器
[0035]107 低通濾波器
[0036]108 壓控振蕩器
[0037]109 鑒頻鑒相器
[0038]110 分頻器
【具體實施方式】
[0039]以下通過特定的具體實例說明本發(fā)明的實施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點與功效。本發(fā)明還可以通過另外不同的【具體實施方式】加以實施或應(yīng)用，本說明書中的各項細(xì)節(jié)也可以基于不同觀點與應(yīng)用，在沒有背離本發(fā)明的精神下進(jìn)行各種修飾或改變。
[0040]請參圖2至圖4。需要說明的是，本實施例中所提供的圖示僅以示意方式說明本發(fā)明的基本構(gòu)想，遂圖式中僅顯示與本發(fā)明中有關(guān)的組件而非按照實際實施時的組件數(shù)目、形狀及尺寸繪制，其實際實施時各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復(fù)雜。
[0041]本發(fā)明的用于鎖相環(huán)的電路結(jié)構(gòu)至少包括如圖2或圖3所示的含有上支路電流源I_up和下支路電流源I_dn的電荷泵；通常情況下，鎖相環(huán)中來自鑒頻鑒相器的上支路控制信號和下支路控制信號分別對應(yīng)控制所述上支路電流源I_up和下支路電流源I_dn。如圖2或圖3所示，作為本發(fā)明的一種優(yōu)選方案，所述電荷泵的上、下支路分別對應(yīng)設(shè)有上支路開關(guān)管和下支路開關(guān)管；所述上支路電流源I_up接高電平VDD ;所述下支路電流源I_dn接低電平GND。
[0042]本發(fā)明中優(yōu)選地，所述上、下支路電流源為相同類型的電流源器件。進(jìn)一步優(yōu)選地，所述上、下支路電流源均為互補金屬氧化物CMOS器件。
[0043]所述上支路開關(guān)管用于開啟或關(guān)閉通過由上支路電流源I_up通過上支路至低通濾波器的電流；所述下支路開關(guān)管用于開啟或關(guān)閉通過由低通濾波器至下支路電流源1_dn至低電平GND的電流；
[0044]作為本實施例的一種優(yōu)選方案，如圖2或圖3所示，所述上支路開關(guān)管包括由源、漏極分別對應(yīng)連接于所述上支路電流源I_up的第一 PMOS管UP+和第二 PMOS管UP-構(gòu)成的差分信號；也就是說，由于所述第一 PMOS管UP+和第二 PMOS管UP-構(gòu)成的差分信號，所以所述第一 PMOS管UP+的源極連接于所述上支路電流源I_up ;而所述第二 PMOS管UP-的漏極連接于所述上支路電流源I_up ;在所述第二 PMOS管UP-導(dǎo)通的情況下，來自所述上支路電流源I_up的電流通過第二 PMOS管UP-流經(jīng)低通濾波器，實現(xiàn)鎖相環(huán)的充電。
[0045]同樣優(yōu)選地，所述下支路開關(guān)管包括由