高效抑制邊沿輻射的高密度pcb板及邊沿輻射抑制方法
【技術(shù)領(lǐng)域】
[0001 ]本發(fā)明涉及PCB板領(lǐng)域，更具體地涉及一種高效抑制邊沿輻射的高密度PCB板及邊 沿輻射抑制方法。
【背景技術(shù)】
[0002] 隨著半導(dǎo)體工藝的高速發(fā)展，電子系統(tǒng)的集成規(guī)模越來(lái)越大，體積越來(lái)越小，速度 越來(lái)越快，功能也越來(lái)越強(qiáng)大。但也正是由于眾多的晶體管集成到單個(gè)的芯片中，處理器和 芯片的功耗不斷增加，供電電壓不斷減小，電壓噪聲容限也隨之減小，電磁輻射不斷增加， 信號(hào)完整性問(wèn)題越來(lái)越嚴(yán)峻。電磁干擾(EMI)問(wèn)題已成為高速數(shù)字系統(tǒng)設(shè)計(jì)所面臨的一個(gè) 巨大挑戰(zhàn)。
[0003] PCB的邊緣輻射抑制是高速PCB EMI/EMC(板級(jí)EMI)設(shè)計(jì)的一個(gè)部分，同時(shí)也是最 重要的一個(gè)部分。現(xiàn)階段，一些經(jīng)常用來(lái)抑制電磁輻射的方法有:20-H準(zhǔn)則、邊緣過(guò)孔防護(hù) 欄、電磁帶隙結(jié)構(gòu)、分離式電容器去耦墻等。20-H準(zhǔn)則只是一個(gè)經(jīng)驗(yàn)法則，在很多時(shí)候達(dá)到 的抑制效果并不理想。邊緣過(guò)孔防護(hù)欄是在PCB的邊緣訂上一些類(lèi)似柵欄的過(guò)孔防護(hù)帶來(lái) 屏蔽電磁輻射，可以起到不錯(cuò)的抑制效果。電磁帶隙結(jié)構(gòu)也可以起到較好的抑制效果，但是 一般蘑菇型EBG結(jié)構(gòu)具有較差低頻隔離而且阻帶較窄。分離式電容器去耦墻設(shè)計(jì)簡(jiǎn)單，但是 只是頻率低時(shí)性能突出，在高頻時(shí)性能不好。
[0004] 本發(fā)明提供的方案主要是基于嵌入式平面去耦電容的PCB的疊層設(shè)計(jì)和短路孔設(shè) 計(jì)?，F(xiàn)在的單板及系統(tǒng)速率越來(lái)越高，單板PCB的疊層越來(lái)越重要。單板PCB的疊層就是將信 號(hào)層、電源平面層和地平面層在既符合機(jī)械工藝要求又符合單板性能要求下合理的堆疊在 一起。合理的疊層不僅能起到信號(hào)傳輸線(xiàn)阻抗控制的作用，同時(shí)又起到抑制板上系統(tǒng)噪聲 的作用，能夠起到抑制電磁輻射的效果。提出的該設(shè)計(jì)方法主要是針對(duì)嵌入式平面去耦電 容的疊層設(shè)計(jì)。嵌入式平面電容需要使用短路孔將噪聲接入PCB的整個(gè)電流回路當(dāng)中，所以 短路孔的連接方式也影響到EMI的效果。

【發(fā)明內(nèi)容】

[0005] 本發(fā)明為解決以上現(xiàn)有技術(shù)的缺陷，提供了一種高效抑制邊沿輻射的高密度PCB 板，能夠高效屏蔽電源層/地層中的電磁輻射，將EMI減小到最理想的狀態(tài)。
[0006] 為實(shí)現(xiàn)以上發(fā)明目的，采用的技術(shù)方案是： 一種高效抑制邊沿輻射的高密度PCB板，其特征在于:采用非對(duì)稱(chēng)式的疊層結(jié)構(gòu)或?qū)ΨQ(chēng) 式的疊層結(jié)構(gòu)，其中所述非對(duì)稱(chēng)式的疊層結(jié)構(gòu)由若干個(gè)從上到下依次分布的地層-電源層 對(duì)構(gòu)成，其中所述地層-電源層對(duì)中地層位于電源層的頂部;所述對(duì)稱(chēng)式的疊層結(jié)構(gòu)由若干 個(gè)從上到下依次分布的電源層-地層-電源層對(duì)構(gòu)成，其中所述地層設(shè)置在兩層電源層之 間； 非對(duì)稱(chēng)式的疊層結(jié)構(gòu)和對(duì)稱(chēng)式的疊層結(jié)構(gòu)中，相鄰的地層與電源層之間設(shè)置有一層高 介電常數(shù)的介質(zhì)層，地層、電源層與介質(zhì)層貼合;所述高介電常數(shù)的介質(zhì)層的介電常數(shù)大于 3.7； 非對(duì)稱(chēng)式的疊層結(jié)構(gòu)和對(duì)稱(chēng)式的疊層結(jié)構(gòu)中，所有的電源層/地層通過(guò)短路過(guò)孔進(jìn)行 連接。
[0007]上述方案中，由介質(zhì)層和電源層、地層構(gòu)成的嵌入式平面電容，由于較大的分布電 容在高頻段可以看作交流短路，由此，電源層、地層可以視為無(wú)限小阻抗的短路。這樣一個(gè) 嵌入式平面電容可視為一個(gè)平面，在這種情況下，嵌入式平面電容就可視為接地短路孔。 [000 8]優(yōu)選地，所述介質(zhì)層的厚度為0.4mm。
[0009]優(yōu)選地，所述介質(zhì)層的厚度為0.01mm，介電常數(shù)為20。
[0010]優(yōu)選地，所述非對(duì)稱(chēng)式的疊層結(jié)構(gòu)或?qū)ΨQ(chēng)式的疊層結(jié)構(gòu)中，電源層、地層的厚度一 致。
[0011] 優(yōu)選地，所述短路過(guò)孔的半徑為0.15mm。
[0012] 同時(shí)，本發(fā)明還提供了一種邊沿輻射抑制方法，其具體方案如下： 一種邊沿輻射抑制方法，通過(guò)對(duì)高密度PCB板的疊層結(jié)構(gòu)進(jìn)行選擇以及對(duì)短路過(guò)孔的 設(shè)計(jì)來(lái)抑制邊沿輻射，包括以下步驟： 51. 判斷EMI干擾為低頻干擾還是高頻干擾，若為低頻干擾，則使高密度PCB板采用對(duì)稱(chēng) 式的疊層結(jié)構(gòu)，若為高頻干擾，則使高密度PCB板采用非對(duì)稱(chēng)式的疊層結(jié)構(gòu)； 52. 計(jì)算短路過(guò)孔的周期，若短路過(guò)孔的周期大于20H，則使高密度PCB板采用非對(duì)稱(chēng)式 的疊層結(jié)構(gòu)，且使短路過(guò)孔只將所有的地層連接起來(lái);若短路過(guò)孔的周期小于20H，則使則 使高密度PCB板采用對(duì)稱(chēng)式的疊層結(jié)構(gòu)，并使短路過(guò)孔將所有的地層、所有的電源層連接起 來(lái)； 53. 若SI、S2確定的疊層結(jié)構(gòu)相沖突，則采用步驟S1確定的疊層結(jié)構(gòu)。
[0013] 與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是： (1)嵌入式平面去耦電容可以提供快速的轉(zhuǎn)換速度，從而提高高速電路的功率傳輸性 能。
[0014] (2)有效地減少高頻噪聲的功率，提高信號(hào)完整性性能，減少EMI。
[0015] (3 )性能優(yōu)異，可以達(dá)到很好的抑制效果。
[0016] (4)抑制帶可以達(dá)到很寬，獲得很高的轉(zhuǎn)折頻率。
【附圖說(shuō)明】
[0017]圖1為實(shí)驗(yàn)原型板不意圖。
[0018]圖2為嵌入式平面去耦電容結(jié)構(gòu)示意圖。
[0019] 圖3為非對(duì)稱(chēng)式疊層結(jié)構(gòu)示意圖。
[0020] 圖4為對(duì)稱(chēng)式置層結(jié)構(gòu)不意圖。
[0021 ]圖5為G短路過(guò)孔示意圖。
[0022] 圖6為P短路過(guò)孔示意圖。 圖7為P/G短路過(guò)孔示意圖。
[0023] 圖8為接地短路孔示意圖。
【具體實(shí)施方式】
[0024]附圖僅用于示例性說(shuō)明，不能理解為對(duì)本專(zhuān)利的限制； 以下結(jié)合附圖和實(shí)施例對(duì)本發(fā)明做進(jìn)一步的闡述。 實(shí)施例1 1、本發(fā)明的實(shí)驗(yàn)板原型選擇。
[0025] 本發(fā)明以現(xiàn)有的尺寸最常見(jiàn)的三層PCB板為實(shí)驗(yàn)板原型，大小為80mmX 120mm，介 質(zhì)材料為最常用的的介電常數(shù)是4.4的FR4,介質(zhì)層的厚度為0.4mm，電源/地平面層厚度為 0.03mm。激勵(lì)源為集總端口激勵(lì)，位于PCB板的右下側(cè)，如圖1所示。
[0026] 2、抑制邊沿輻射的嵌入式平面電容疊層設(shè)計(jì)。
[0027] 對(duì)于這種原型板，會(huì)由于各種各樣的原因產(chǎn)生電磁輻射。平面邊緣處電流路徑中 斷，阻抗突變，信號(hào)發(fā)生發(fā)射產(chǎn)生振鈴，頻譜在振鈴頻率處出現(xiàn)峰值，加劇輻射。電源/地平 面對(duì)構(gòu)成平面板諧振腔，被平面間的電流或者噪聲激勵(lì)而發(fā)生諧振現(xiàn)象，從而在PCB邊緣產(chǎn) 生嚴(yán)重的電磁輻射。本發(fā)明提出的這種嵌入式平面電容疊層設(shè)計(jì)，可以達(dá)到很好的電磁輻 射抑制效果，具體步驟如下： (1)原型板的每個(gè)電源層和地層都設(shè)計(jì)成嵌入式平面電容結(jié)構(gòu)，即被非常薄的、高介電 常數(shù)的介質(zhì)隔開(kāi)的電源/地平面對(duì)，新介質(zhì)層的厚度通常取0.01mm，介電常數(shù)為20。
[0028] (2)嵌入式平面去耦電容的疊層有兩種，一種是非對(duì)稱(chēng)式G-P-G-P-G-P的疊層設(shè)