一種自適應(yīng)的延遲鎖相環(huán)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及延遲鎖相環(huán)技術(shù)領(lǐng)域,特別涉及一種自適應(yīng)的延遲鎖相環(huán)。
【背景技術(shù)】
[0002]延遲鎖相環(huán)(DLL)電路廣泛用于微處理器、存儲器接口、芯片之間的接口和大規(guī)模集成電路的時鐘分布網(wǎng)絡(luò),例如包含雙倍數(shù)據(jù)率同步動態(tài)隨機(jī)存取存儲器(DDR SDRAM)的半導(dǎo)體存儲器件。DLL用于時鐘同步來解決時鐘的偏斜問題,使得芯片內(nèi)部或芯片之間的時鐘延遲有足夠的余量,從而提尚系統(tǒng)的時序功能。
[0003]DLL電路有兩個關(guān)鍵的指標(biāo):精度和最大支持周期,這兩個參數(shù)在電路結(jié)構(gòu)中均與DLL延時鏈的歩長有關(guān),需要折中處理,在不同的應(yīng)用中無法兼顧。
[0004]傳統(tǒng)的DLL電路
[0005 ] 請參閱圖1所示,傳統(tǒng)的DLL電路由DLL延時鏈、鑒相器、DLL控制器、反饋延時和輸出驅(qū)動器組成。
[0006]工作原理:DLL的輸入時鐘經(jīng)過DLL延時鏈后產(chǎn)生延時時鐘,延時時鐘經(jīng)過反饋延時后產(chǎn)生反饋時鐘,反饋時鐘與輸入時鐘均輸入至鑒相器。鑒相器對輸入時鐘和反饋時鐘進(jìn)行抽樣、比較,并將比較結(jié)果輸出給DLL控制器。DLL控制器路根據(jù)比較結(jié)果調(diào)整可變延時鏈的延時,實(shí)現(xiàn)反饋時鐘與輸入時鐘的相位對齊,從而實(shí)現(xiàn)與輸入時鐘具有特定延時要求的輸出時鐘。
[0007]DLL電路有兩個關(guān)鍵的指標(biāo):精度和最大支持周期。精度是由DLL延時鏈的歩長來決定,而最大支持周期是由DLL延時鏈的歩長和DLL延時鏈的單元個數(shù)來決定。在固定DLL延時鏈單元個數(shù)的情況下,DLL延時鏈的歩長越小,DLL的精度越高但最大支持周期越小;反之,DLL延時鏈的歩長越大,則DLL最大支持周期越大但精度越低。
[0008]缺點(diǎn):DLL電路很難在不同的應(yīng)用下同時兼顧精度和最大支持周期這兩個關(guān)鍵指標(biāo),若DLL延時鏈歩長太小,則無法在低頻時支持較大的時鐘周期,若DLL延時鏈歩長太大,則無法在高頻時候保證高精度。
【發(fā)明內(nèi)容】
[0009]本發(fā)明的目的在于提供一種自適應(yīng)的延遲鎖相環(huán),可以根據(jù)輸入時鐘頻率對此兩參數(shù)進(jìn)行最優(yōu)化調(diào)整,使電路在各種不同應(yīng)用下達(dá)到最佳性能。
[0010]為了實(shí)現(xiàn)上述目的,本發(fā)明采用如下技術(shù)方案:
[0011 ] —種自適應(yīng)的延遲鎖相環(huán),包括頻率檢測電路、DLL延時鏈、反饋延時電路、鑒相器、DLL控制器和輸出驅(qū)動器;DLL延遲鏈的輸入端連接輸入時鐘,輸出端連接反饋延時電路的輸入端;鑒相器的兩個輸入端分別連接輸入時鐘和反饋延時電路的輸出端,鑒相器的輸出端通過DLL控制器連接DLL延時鏈;頻率檢測電路的輸入端連接輸入時鐘,輸出端連接DLL延時鏈。
[0012]進(jìn)一步的,DLL延遲鏈的輸出端還連接輸出驅(qū)動器。
[0013]進(jìn)一步的,頻率檢測電路還連接DLL復(fù)位信號。
[0014]進(jìn)一步的,頻率檢測電路由計(jì)數(shù)器、電流源、A/D轉(zhuǎn)換電路、鎖存器、電流控制器、充電開關(guān)MSWl、復(fù)位開關(guān)MSW2、電容Cl、二極管負(fù)載MNO組成;計(jì)數(shù)器的輸入端連接輸入時鐘,計(jì)數(shù)器的輸出端連接充電開關(guān)MSWI的柵極;電流源連接充電開關(guān)MSWl的漏極和電流控制器;充電開關(guān)MSWl的源極連接電容CI的正極、A/D轉(zhuǎn)換電路的輸入端和復(fù)位開關(guān)MSW2的漏極;A/D轉(zhuǎn)換電路的輸出端連接鎖存器的輸入端,鎖存器的輸出端連接電流控制器的輸入端,電流控制器的輸出端連接二極管負(fù)載MNO的柵極和漏極,輸出電壓控制信號;電容Cl的負(fù)極、復(fù)位開關(guān)MSW2的源極和二極管負(fù)載MNO的源極接地;DLL復(fù)位信號連接計(jì)數(shù)器、復(fù)位開關(guān)MSW2的柵極和鎖存器。
[0015]進(jìn)一步的,頻率檢測電路用于檢測輸入時鐘的頻率,并根據(jù)檢測的頻率輸出電壓控制信號調(diào)整DLL延時鏈歩長;當(dāng)頻率檢測電路當(dāng)前檢測時刻所檢測到的輸入時鐘頻率高于上一檢測時刻所檢測到的輸入時鐘頻率時,電壓控制信號電壓值增大,調(diào)整DLL延時鏈歩長減??;當(dāng)頻率檢測電路當(dāng)前檢測時刻所檢測到的輸入時鐘頻率低于上一檢測時刻所檢測到的輸入時鐘頻率時,電壓控制信號電壓值降低,調(diào)整DLL延時鏈歩長增大。
[0016]相對于現(xiàn)有技術(shù),本發(fā)明具有以下有益效果:本發(fā)明一種自適應(yīng)的延遲鎖相環(huán),在傳統(tǒng)DLL電路中加入頻率檢測電路,根據(jù)對輸入時鐘頻率檢測的結(jié)果去控制DLL延時鏈歩長的大小,當(dāng)輸入時鐘頻率較高時,電壓控制信號電壓值較大,調(diào)整DLL延時鏈歩長減小,保證DLL電路在高頻率下的高精度,而由于此時頻率高、周期小,所以雖然指標(biāo)最大支持周期較小,但不會影響DLL電路和系統(tǒng)的性能。反之,當(dāng)輸入頻率較低時,電壓控制信號電壓值較小,調(diào)整DLL延時鏈歩長增大,保證此時能支持較大的時鐘周期,而由于此時系統(tǒng)應(yīng)用于低頻率,對DLL精度要求不嚴(yán)格,所以雖然DLL電路精度較差,也不會影響系統(tǒng)性能;本發(fā)明通過檢測輸入時鐘頻率,能夠自適應(yīng)的在不同的應(yīng)用下同時兼顧精度和最大支持周期這兩個關(guān)鍵指標(biāo)。
【附圖說明】
[0017]圖1為傳統(tǒng)的DLL電路的結(jié)構(gòu)示意圖;
[0018]圖2為本發(fā)明一種自適應(yīng)的延遲鎖相環(huán)的結(jié)構(gòu)示意圖;
[0019]圖3為頻率檢測電路的結(jié)構(gòu)示意圖;
[0020]圖4為自適應(yīng)的DLL延時鏈電路的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0021 ]請參閱圖2所示,本發(fā)明一種自適應(yīng)的延遲鎖相環(huán),在傳統(tǒng)DLL電路中加入頻率檢測電路,根據(jù)對輸入時鐘頻率檢測的結(jié)果去控制DLL延時鏈歩長的大小,達(dá)到最優(yōu)化的性會K。
[0022 ]本發(fā)明的DLL電路由頻率檢測電路、DLL延時鏈、反饋延時電路、鑒相器、DLL控制器和輸出驅(qū)動器組成。
[0023]DLL延遲鏈的輸入端連接輸入時鐘,輸出端連接輸出驅(qū)動器的輸入端和反饋延時電路的輸入端;鑒相器的兩個輸入端分別連接輸入時鐘和反饋延時電路的輸出端,鑒相器的輸出端通過DLL控制器連接DLL延時鏈;頻率檢測電路的輸入端連接輸入時鐘,輸出端連接DLL延時鏈;頻率檢測電路還連接DLL復(fù)位信號。
[0024]工作原理:在傳統(tǒng)DLL電路基礎(chǔ)上,增加頻率檢測電路對輸入時鐘進(jìn)行頻率檢測,輸出電壓控制信號對DLL延時鏈的歩長進(jìn)行自適應(yīng)的調(diào)整。當(dāng)頻率檢測電路