基于外部觸發(fā)的調(diào)頻連續(xù)波信號源的制作方法
【技術領域】
[0001] 本專利特別適用于調(diào)頻連續(xù)波雷達、測試測量系統(tǒng)和頻譜檢測等系統(tǒng)，W及各種 雷達模擬信號源的設計。采用該調(diào)頻連續(xù)波信號源后可W大大改善雜散指標、簡化電路，實 現(xiàn)小型化，提高系統(tǒng)的可靠性和實用性，有極好的經(jīng)濟效益和應用前景。
【背景技術】
[0002] 頻率合成技術是微波測試測量、通信系統(tǒng)、雷達系統(tǒng)等應用領域里的關鍵技術。頻 率合成技術應用十分廣泛，小到一個鎖相環(huán)忍片，大到一個高性能的信號源系統(tǒng)。頻率合成 器就是由一個或幾個參考頻率產(chǎn)生一個或多個頻率的系統(tǒng)元件的組合。隨著電子技術的發(fā) 展，雷達、電子偵察與對抗、無線通信等電子系統(tǒng)對信號源提出了越來越高的要求。不斷探 索新的頻率合成技術，提高信號源性能成為發(fā)展趨勢。
[0003] 早期，連續(xù)波雷達主要被應用在近炸引信和調(diào)頻連續(xù)波高速計運兩種重要裝置 中。二戰(zhàn)中，就將連續(xù)波近炸引信裝在炮彈中，極大了提高了野戰(zhàn)炮和高射炮的命中率。隨 著雷達技術的發(fā)展，調(diào)制的及不調(diào)制的連續(xù)波雷達得到了更廣泛應用。連續(xù)波雷達之所W 重要，不僅是因為它在多方面的應用，通過對它的研究，我們可W更好的理解在連續(xù)波雷達 及脈沖雷達(動目標顯示）的回波信號中多普勒信息的性質(zhì)和用處。此外，連續(xù)波雷達除了 可W從發(fā)射信號中區(qū)分出接收信號外，還可用來測量相對速度，并從固定目標或雜波中發(fā) 現(xiàn)運動目標。
[0004] 因此，運用先進的頻率合成技術，設計連續(xù)波雷達信號源具有重要的意義。

【發(fā)明內(nèi)容】

[0005] 針對現(xiàn)有技術存在的問題，本發(fā)明提供一種基于外部觸發(fā)的調(diào)頻連續(xù)波信號源， 首次采用"FPGA(現(xiàn)場可編程口陣列)+小數(shù)分頻化L(鎖相環(huán)r的電路形式和外部觸發(fā)信號 的函數(shù)算法實現(xiàn)多種調(diào)頻連續(xù)波信號的產(chǎn)生。該信號源采用外部觸發(fā)模式，且觸發(fā)信號由 FPGA輸出給予。軟件部分主要通過配置外部觸發(fā)信號的函數(shù)算法來產(chǎn)生用戶所需要的調(diào)頻 連續(xù)波信號。本發(fā)明采用該調(diào)頻連續(xù)波信號源后可W大大改善雜散指標、簡化電路，實現(xiàn)小 型化，提高系統(tǒng)的可靠性和實用性，有極好的經(jīng)濟效益和應用前景。
[0006] 本發(fā)明的技術方案是:基于外部觸發(fā)的調(diào)頻連續(xù)波信號源，采用FPGA和小數(shù)分頻 鎖相環(huán)相結(jié)合的電路結(jié)構(gòu)，所述小數(shù)分頻鎖相環(huán)采用調(diào)頻模式，調(diào)頻模式的觸發(fā)信號是由 FPGA輸出的外部觸發(fā)信號；所述調(diào)頻模式具有S種工作模式:雙向調(diào)頻模式、單向調(diào)頻模 式、用戶自定義調(diào)頻模式；
[0007] (a)所述雙向調(diào)頻模式中，頻率能夠按照設計線性增加和線性減少；
[000引（b)所述單向調(diào)頻模式中，頻率只能夠按照設計線性增加或者線性減少，一個周期 完畢后回到起始頻率重復調(diào)頻；
[0009] (C)所述用戶自定義調(diào)頻模式中，每一個觸發(fā)信號觸發(fā)一個單次調(diào)頻，通過控制觸 發(fā)信號的觸發(fā)時間和頻率滿足正弦調(diào)頻連續(xù)波的函數(shù)關系，實現(xiàn)正弦波調(diào)頻;具體函數(shù)關 系如下： -i!(ramp - S 化P) = sm(T -T 、
[0010] _.A。.口說
[ocm]其中：ramp_step為調(diào)頻頻率間隔，n(ramp_step)為整數(shù)倍個調(diào)頻頻率間隔， Ttrigger-n為整數(shù)倍個調(diào)頻的時間，Ttrigger-I為第一個調(diào)頻的時間，fl為整數(shù)倍個調(diào)頻后的頻 率，時為調(diào)頻起始頻率;通過FPGA對公式參數(shù)進行設定即可輸出對應觸發(fā)信號，實現(xiàn)正弦調(diào) 頻連續(xù)波信號。
[0012] 進一步的，所述用戶自定義調(diào)頻模式中，通過自定義方式能夠?qū)Τ跏碱l率進行設 定。
[0013] 進一步的，所述小數(shù)分頻化L是由HMC983和歷C984組成的小數(shù)分頻鎖相環(huán)。具有調(diào) 頻輸出功能。
[0014] 進一步的，所述小數(shù)分頻鎖相環(huán)采用輸出頻率為IOOMHz，相位噪聲達到148dBc/ 化@1曲Z的恒溫晶振作為參考源。穩(wěn)定度極好。
[0015] 進一步的，所述雙向調(diào)頻模式和單向調(diào)頻模式的參數(shù)配置均通過FPGA通過SPI 口 對HMC984和HMC983的寄存器進行寫操作實現(xiàn)。
[0016] 進一步的，所述信號源采用寬帶VC0?？蓪崿F(xiàn)4~8G化帶寬內(nèi)的調(diào)頻連續(xù)波信號。
[0017] 進一步的，包括寬帶禪合放大部分，所述寬帶禪合放大部分使用多節(jié)阻抗變換線 來展寬微帶禪合器的帶寬。保證功率平坦度。
[0018] 進一步的，所述寬帶禪合放大部分采用=節(jié)式禪合器。
[0019] 本發(fā)明的有益效果：
[0020] 1、首次采用"FPGA(現(xiàn)場可編程口陣列)+小數(shù)分頻化U鎖相環(huán)r的電路形式和外 部觸發(fā)信號的函數(shù)算法實現(xiàn)多種調(diào)頻連續(xù)波信號的產(chǎn)生。該信號源采用外部觸發(fā)模式，且 觸發(fā)信號由FPGA輸出給予。軟件部分主要通過配置外部觸發(fā)信號的函數(shù)算法來產(chǎn)生用戶所 需要的調(diào)頻連續(xù)波信號。
[0021] 2、采用Delta-Sigma調(diào)制技術、超寬帶禪合技術等技術，采用低噪聲的鎖相環(huán)鑒相 忍片，實現(xiàn)了高穩(wěn)定度、低噪聲的性能;使用48位小數(shù)分頻器，實現(xiàn)了超高的調(diào)頻線性度;使 用寬帶VC0,實現(xiàn)了寬頻帶內(nèi)的信號輸出。系統(tǒng)大大提高了調(diào)頻信號源的性能。適合普遍應 用在調(diào)頻連續(xù)波雷達、測試測量系統(tǒng)、頻譜監(jiān)測等方面。
[0022] 3、本專利特別適用于調(diào)頻連續(xù)波雷達、測試測量系統(tǒng)和頻譜檢測等系統(tǒng)，W及各 種雷達模擬信號源的設計。由于通常采用DDS技術來實現(xiàn)調(diào)頻連續(xù)波信號的輸出，信號不僅 雜散較多、且體積較大，采用該調(diào)頻連續(xù)波信號源后可W大大改善雜散指標、簡化電路，實 現(xiàn)小型化，提高系統(tǒng)的可靠性和實用性，有極好的經(jīng)濟效益和應用前景。
【附圖說明】
[0023] 圖1為調(diào)頻連續(xù)波信號源結(jié)構(gòu)圖；
[0024] 圖2為S節(jié)式禪合器結(jié)構(gòu)示意圖；
[0025] 圖3為雙向調(diào)頻模式；
[00%]圖4為單向調(diào)頻模式；
[0027]圖5為用戶自定義調(diào)頻模式。
[00%]具體實施方法
[0029] 下面結(jié)合附圖對本發(fā)明做進一步的說明。
[0030] 本專利為4~8G化調(diào)頻連續(xù)波信號源，信號源首次采用"FPGA(現(xiàn)場可編程口陣列） +小數(shù)分頻化L(鎖相環(huán)r的電路形式和外部觸發(fā)信號的函數(shù)算法實現(xiàn)多種調(diào)頻連續(xù)波信號 的產(chǎn)生。硬件部分主要由小數(shù)分頻鎖相部分、寬帶VCO及寬帶禪合放大部分、FPGA部分。由 HMC983和HMC984組成的小數(shù)分頻鎖相環(huán)，具有調(diào)頻輸出功能。該信號源采用外部觸發(fā)模式， 且觸發(fā)信號由FPGA輸出給予。軟件部分主要通過配置外部觸發(fā)信號的函數(shù)算法來產(chǎn)生用戶 所需要的調(diào)頻連續(xù)波信號。該信號源還采用了寬帶VCO(壓控振蕩器），可實現(xiàn)4~8G化帶寬 內(nèi)的調(diào)頻連續(xù)波信號。
[0031] 設計指標要求如下：
[0033] 表1設計指標
[0034] 本專利綜合考慮成本和性能，采用化ttUe的低相位噪聲鎖相環(huán)忍片麗C984LP4E 和小數(shù)分頻忍片麗C983LP祀組合使用。歷C98化P4E具有優(yōu)秀的低相位噪聲性能，相位噪聲 基底可達到-227地c/Hz@Hz (小數(shù)模式)-230地c/Hz@Hz (整數(shù)模式）。在設計中還應用到了它 的快速鎖定功能，可W大大加快電路的捷變頻能力。歷C983LP5E具有小數(shù)分頻功能，內(nèi)部配 置48位Delta-Sigma調(diào)制器，可實現(xiàn)4e-7化的分辨率，且具有調(diào)頻功能，使得信號源可W通 過FPGA進行靈活地配置產(chǎn)生需要的信號。WFPGA、HMC98化P4E和HMC983LP祀為核屯、的信號 源結(jié)構(gòu)如圖1所示。
[0035] 基于"FPGA+小數(shù)分頻化L"電路設計
[0036] 鎖相環(huán)采用IOOM化的恒溫晶振作為參考源。由于此參考信