具有增強(qiáng)的跨導(dǎo)和抑制的輸出共模的時(shí)鐘和數(shù)據(jù)驅(qū)動(dòng)器的制造方法
【專利說明】具有増強(qiáng)的跨導(dǎo)和抑制的輸出共模的時(shí)鐘和數(shù)據(jù)驅(qū)動(dòng)器
[0001]相關(guān)申請(qǐng)的交叉引用
[0002]本申請(qǐng)要求于2013年11月7日提交的國(guó)際專利申請(qǐng)第PCT/CN2013/086674號(hào)的優(yōu)先權(quán)，該申請(qǐng)通過整體引用合并于此。
技術(shù)領(lǐng)域
[0003]本發(fā)明涉及時(shí)鐘和數(shù)據(jù)驅(qū)動(dòng)器，并且更特別地涉及被配置成提供低輸出共模電壓和增強(qiáng)的跨導(dǎo)(gm)和速度的驅(qū)動(dòng)器。
【背景技術(shù)】
[0004]在高速數(shù)據(jù)通信系統(tǒng)中，通常期望能夠使用具有小的共模變化的緊湊型MOSFET來遞送數(shù)據(jù)和時(shí)鐘信號(hào)。緊湊型MOSFET提供良好的阻抗匹配，而大型MOSFET通常由于大的寄生成分而貢獻(xiàn)不期望的低的非線性電阻。另外，由于高的輸出共模變化引起不同溝道之間的強(qiáng)的耦合和干擾并且降低整個(gè)系統(tǒng)性能，所以希望能夠維持小的輸出共模變化。
[0005]圖1A示出了具有電感器LI和L2的傳統(tǒng)的時(shí)鐘和數(shù)據(jù)驅(qū)動(dòng)器100的一個(gè)示例，其在擴(kuò)展驅(qū)動(dòng)器帶寬時(shí)扮演主要角色。圖1B示出了具有提供高的帶寬但是具有小的凈空的共源共柵結(jié)構(gòu)的傳統(tǒng)的時(shí)鐘和數(shù)據(jù)驅(qū)動(dòng)器110的另一示例。由于繁重的片外加載(對(duì)于單端情況而言通常為50歐姆(Ω )或者對(duì)于差分情況而言通常為100 Ω )，晶體管Ml和M2的尺寸可以最有可能足夠大以便向負(fù)載遞送足夠的信號(hào)功率。然而，大尺寸的MOSFET也伴隨著小的非線性電阻(Rds)并且在高頻處可以甚至小于負(fù)載電阻，這將使得難以匹配輸出負(fù)載。另外，輸出共模電壓(圖14和圖18中的0.5*(￥。_+￥。_))通常由于晶體管之間的非匹配以及尾電流Ibias的非理想化而很高。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的實(shí)施例包括用于提供具有低的輸出共模的高速驅(qū)動(dòng)器的裝置、方法和部件。
[0007]在一個(gè)實(shí)施例中，公開了一種用于提供低輸出共模電壓的裝置。裝置包括被配置成提供用于裝置的差分輸出的第一差分放大器級(jí)；以及被配置成驅(qū)動(dòng)第一差分放大器級(jí)的第二差分放大器級(jí)，第二差分放大器級(jí)包括成對(duì)的預(yù)驅(qū)動(dòng)放大器、成對(duì)的η級(jí)電路和輸入偏斜求平均電路，其中成對(duì)的η級(jí)電路中的每個(gè)η級(jí)電路被拆分成兩個(gè)半塊。輸入偏斜求平均電路被配置成通過使用互補(bǔ)數(shù)字輸入驅(qū)動(dòng)兩個(gè)半塊以對(duì)成對(duì)的η級(jí)電路中的偏斜求平均來抑制輸出共模電壓。
[0008]對(duì)于一些實(shí)施例，成對(duì)的η級(jí)電路中的每個(gè)η級(jí)電路包括輸入晶體管配置以及被配置成驅(qū)動(dòng)輸入晶體管配置的基于反相器的邏輯門。輸入偏斜求平均電路可以包括:成對(duì)的互補(bǔ)晶體管配置，每個(gè)被配置成與成對(duì)的η級(jí)電路中的輸入晶體管配置中的一個(gè)輸入晶體管配置鏡像；以及成對(duì)的基于反相器的邏輯門，被配置成生成用于成對(duì)的互補(bǔ)晶體管配置的互補(bǔ)輸入以對(duì)輸入晶體管配置的柵極到源極電壓中的偏斜求平均。輸入晶體管配置可以包括PMOS晶體管和匪OS晶體管。在這種情況下，輸入晶體管配置中的PMOS晶體管的尺寸可以被配置成與NMOS晶體管的尺寸相比相對(duì)較小。
[0009]對(duì)于一些實(shí)施例，裝置還可以包括配置有成對(duì)的電容器以加速第一差分放大器級(jí)的開關(guān)轉(zhuǎn)換的跨導(dǎo)增強(qiáng)電路。
[0010]對(duì)于一些實(shí)施例，第一差分放大器級(jí)包括被配置為共柵放大器的成對(duì)的主驅(qū)動(dòng)晶體管，并且其中第二差分放大器級(jí)包括被配置為與共柵放大器共源共柵的共源放大器的成對(duì)的輸入晶體管。在這種情況下，裝置還可以包括被配置成從第一差分放大器級(jí)吸收小泄露電流以防止第一差分放大器級(jí)中的成對(duì)的主驅(qū)動(dòng)晶體管完全關(guān)斷至截止模式的電流吸收電路。在一些實(shí)施例中，電流吸收電路包括成對(duì)的NMOS晶體管，其中NMOS晶體管的柵極耦合到成對(duì)的預(yù)驅(qū)動(dòng)放大器的輸出，其中匪OS晶體管的漏極耦合到共柵放大器的差分輸入，并且其中NMOS晶體管的源極耦合到電接地。裝置還可以包括被配置成在共源共柵配置中吸收偏置電流源并且向共柵放大器中的成對(duì)的主驅(qū)動(dòng)晶體管的共柵節(jié)點(diǎn)提供偏置電壓的成對(duì)的偏置晶體管。對(duì)于一些實(shí)施例，裝置還可以包括耦合到成對(duì)的主驅(qū)動(dòng)晶體管的柵極和成對(duì)的輸入晶體管的柵極的成對(duì)的電容器。備選地或者另外地，裝置還可以包括耦合到成對(duì)的主驅(qū)動(dòng)晶體管的柵極和兩個(gè)半塊的輸入的成對(duì)的電容器。
[0011]對(duì)于一些實(shí)施例，成對(duì)的預(yù)驅(qū)動(dòng)放大器中的每個(gè)預(yù)驅(qū)動(dòng)放大器包括被配置成控制成對(duì)的η級(jí)電路中的每個(gè)η級(jí)電路的柵極到源極電壓的上升沿和下降沿的可編程的基于反相器的邏輯器件。在這種情況下，可編程的基于反相器的邏輯器件可以包括:PMOS晶體管；以及多個(gè)并聯(lián)的NMOS晶體管，每個(gè)匪OS晶體管親合到開關(guān)以允許每個(gè)NMOS晶體管被可編程地接通。
[0012]在另一實(shí)施例中，公開了一種用于抑制驅(qū)動(dòng)器中的輸出共模電壓的方法。方法總體上包括:使用包括成對(duì)的預(yù)驅(qū)動(dòng)放大器、成對(duì)的η級(jí)電路和輸入偏斜求平均電路的第二差分放大器級(jí)來驅(qū)動(dòng)第一差分放大器級(jí)，其中成對(duì)的η級(jí)電路中的每個(gè)η級(jí)電路被拆分成兩個(gè)半塊；以及執(zhí)行輸入偏斜求平均，以通過使用互補(bǔ)數(shù)字輸入驅(qū)動(dòng)兩個(gè)半塊以對(duì)成對(duì)的η級(jí)電路的柵極到源極電壓中的第一偏斜求平均來抑制輸出共模電壓。
[0013]在另一實(shí)施例中，公開了一種用于抑制驅(qū)動(dòng)器中的輸出共模電壓的裝置。裝置總體上包括:用于驅(qū)動(dòng)差分放大器級(jí)的部件，其中用于驅(qū)動(dòng)的部件包括預(yù)驅(qū)動(dòng)放大器和成對(duì)的η級(jí)電路，其中成對(duì)的η級(jí)電路中的每個(gè)η級(jí)電路被拆分成兩個(gè)半塊；以及用于執(zhí)行輸入偏斜求平均、以通過使用互補(bǔ)數(shù)字輸入驅(qū)動(dòng)兩個(gè)半塊以對(duì)成對(duì)的η級(jí)電路的柵極到源極電壓中的第一偏斜求平均來抑制輸出共模電壓的部件。
[0014]本發(fā)明的其他特征和優(yōu)點(diǎn)根據(jù)通過示例說明本發(fā)明的各個(gè)方面的本描述應(yīng)當(dāng)很清楚。
【附圖說明】
[0015]本發(fā)明的與其結(jié)構(gòu)和操作二者相關(guān)的細(xì)節(jié)可以通過研究附圖來被部分收集，在附圖中，相似的附圖標(biāo)記指代相似的部分，并且在附圖中:
[0016]圖1A是具有兩個(gè)電感器的傳統(tǒng)的示例時(shí)鐘和數(shù)據(jù)驅(qū)動(dòng)器的示意圖；
[0017]圖1B是具有共源共柵結(jié)構(gòu)的傳統(tǒng)的示例時(shí)鐘和數(shù)據(jù)驅(qū)動(dòng)器的示意圖；
[0018]圖2是根據(jù)本發(fā)明的一個(gè)實(shí)施例的被配置成提供低輸出共模電壓以及增強(qiáng)的跨導(dǎo)和速度的驅(qū)動(dòng)器(例如時(shí)鐘或數(shù)據(jù)驅(qū)動(dòng)器)的框圖；
[0019]圖3A是根據(jù)本發(fā)明的一個(gè)實(shí)施例的示出了圖2的η級(jí)電路22 2A的示例實(shí)施方式的示意圖；
[0020]圖3Β是根據(jù)本發(fā)明的一個(gè)實(shí)施例的示出了圖2的η級(jí)電路222Β的示例實(shí)施方式的示意圖；
[0021]圖4是根據(jù)本發(fā)明的一個(gè)實(shí)施例的示出了輸入偏斜求平均電路的示例實(shí)施方式的示意圖；
[0022]圖5是根據(jù)本發(fā)明的一個(gè)實(shí)施例的圖示輸入偏斜求平均或消除過程的示例時(shí)序圖；
[0023]圖6是圖示結(jié)合圖2至5部分描繪的示例驅(qū)動(dòng)器的示意圖；
[0024]圖7是根據(jù)本發(fā)明的一個(gè)實(shí)施例的圖示與通過前饋電容器Cl和C2的插入生成的預(yù)失真/預(yù)加重相關(guān)聯(lián)的節(jié)點(diǎn)瞬態(tài)電壓波形的示例時(shí)序圖；
[0025]圖8是根據(jù)本發(fā)明的一個(gè)實(shí)施例的圖示被配置為具有PMOS晶體管以及多個(gè)可編程N(yùn)MOS晶體管的多晶體管反相器的示例預(yù)驅(qū)動(dòng)放大器的示意圖；以及
[0026]圖9是根據(jù)本發(fā)明的一個(gè)實(shí)施例的用于抑制驅(qū)動(dòng)器中的輸出共模電壓的示例操作的流程圖。
【具體實(shí)施方式】
[0027]如以上所描述的，傳統(tǒng)的時(shí)鐘和數(shù)據(jù)驅(qū)動(dòng)器通常被設(shè)計(jì)成足夠大以便向負(fù)載遞送足夠的信號(hào)功率。然而，大尺寸