百分之五十占空比的可編程分頻器的制造方法
【專利說明】
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及電路設(shè)計領(lǐng)域，特別涉及一種百分之五十占空比的可編程分頻器。
【【背景技術(shù)】】
[0002]鎖相環(huán)(PLL)在不同的應(yīng)用時，通常需要根據(jù)輸入的不同的參考時鐘，產(chǎn)生出需要的頻率。可編程的分頻器是這種多模式應(yīng)用的鎖相環(huán)的重要組成部分。但是傳統(tǒng)的可編程分頻器產(chǎn)生出來的時鐘并不是50%占空比。為了得到50%占空比的時鐘，需要讓鎖相環(huán)產(chǎn)生2倍頻然后再分頻得到。這樣增加了電路的功耗和壓控振蕩器(VCO)的工作范圍。
[0003]因此，有必要提出一種改進(jìn)的百分之五十占空比的可編程分頻器來克服上述問題。
【【實用新型內(nèi)容】】
[0004]本實用新型的目的之一在于提供一種百分之五十占空比的可編程分頻器，其在沒有明顯增加電路功耗和面積的情況下，可產(chǎn)生占空比接近50%的各種分頻比時鐘。
[0005]為了解決上述問題，本實用新型提供一種可編程分頻器，其能夠基于分頻系數(shù)對源時鐘進(jìn)行分頻得到50%占空比的分頻后時鐘信號，其包括:分頻系數(shù)設(shè)定電路，用于設(shè)定分頻系數(shù)；時鐘源選擇電路，其控制端與分頻系數(shù)設(shè)定電路的輸出端相連，其在分頻系數(shù)為奇數(shù)時，選擇源時鐘和源時鐘的反向時鐘中的一個作為觸發(fā)時鐘輸出，在分頻系數(shù)為偶數(shù)時，選擇源時鐘和源時鐘的反向時鐘中的另一個作為觸發(fā)時鐘輸出；計數(shù)器，基于初始值以預(yù)定步長進(jìn)行累加或累減計數(shù)得到計數(shù)值，在所述計數(shù)值等于預(yù)定閾值時，將計數(shù)值復(fù)位為初始值，之后繼續(xù)進(jìn)行重復(fù)計數(shù)，其中基于所述分頻系數(shù)確定初始值、預(yù)定閾值和預(yù)定步長；裝載信號產(chǎn)生電路，其輸入端與計數(shù)器的輸出端相連，其接收計數(shù)器輸出的計數(shù)值，在計數(shù)值等于預(yù)定閾值時，輸出第一電平的裝載信號，否則輸出第二電平的裝載信號；延時選擇電路，其輸入端與裝載信號產(chǎn)生電路的輸出端相連，在分頻系數(shù)為奇數(shù)時，將裝載信號產(chǎn)生電路輸出的裝載信號延時預(yù)定時長后輸出，在分頻系數(shù)為偶數(shù)時，直接將裝載信號產(chǎn)生電路輸出的裝載信號輸出；占空比控制信號產(chǎn)生電路，其一個輸入端與分頻系數(shù)設(shè)定電路的輸出端相連，另一個輸入端與計數(shù)器的輸出端相連，接收計數(shù)器輸出的計數(shù)值以及分頻系數(shù)設(shè)定電路輸出的分頻系數(shù)，并比較所述計數(shù)值和所述分頻系數(shù)，在所述計數(shù)值等于分頻系數(shù)的1/2向下取整后的整數(shù)時，其輸出有效的占空比控制信號，否則，其輸出無效的占空比控制信號；狀態(tài)保持電路，其輸入端與延時選擇電路的輸出端相連，其接收延時選擇電路輸出的裝載信號或經(jīng)過延時的裝載信號，其時鐘端接收所述時鐘源選擇電路輸出的觸發(fā)時鐘，其復(fù)位端接收所述占空比控制信號產(chǎn)生電路輸出的占空比控制信號，在所述裝載信號為第一電平時，所述狀態(tài)保持電路進(jìn)入鎖定狀態(tài)以使得其輸出端輸出的信號鎖定為第一電平，在所述占空比控制信號為有效時，復(fù)位所述狀態(tài)保持電路以使得所述狀態(tài)保持電路解除所述鎖定狀態(tài)進(jìn)入采樣狀態(tài)，在采樣狀態(tài)下，所述狀態(tài)保持電路在觸發(fā)時鐘的觸發(fā)跳變沿時采樣其輸入端輸入的裝載信號或經(jīng)過延時的裝載信號作為其輸出端輸出的信號，直到再次從采樣狀態(tài)進(jìn)入鎖定狀態(tài)，基于所述狀態(tài)保持電路的輸出端輸出的信號獲得分頻得到的50%占空比的分頻后時鐘信號。
[0006]進(jìn)一步的，在分頻系數(shù)為奇數(shù)時，所述時鐘源選擇電路選擇源時鐘的反向時鐘作為觸發(fā)時鐘輸出，在分頻系數(shù)為偶數(shù)時，選擇源時鐘作為觸發(fā)時鐘輸出，在分頻系數(shù)為奇數(shù)時，所述延時選擇電路將裝載信號產(chǎn)生電路輸出的裝載信號延時所述源時鐘的一個時鐘周期后輸出，第一電平為高電平，第二電平為低電平。
[0007]進(jìn)一步的，所述初始值等于所述分頻系數(shù)，所述預(yù)定閾值為0，所述預(yù)定步長為1，所述計數(shù)器進(jìn)行的是累減計數(shù)。
[0008]進(jìn)一步的，所述計數(shù)值為N位的二進(jìn)制數(shù)，所述分頻系數(shù)為一個N位的二進(jìn)制數(shù)，所述占空比控制信號產(chǎn)生電路確定所述分頻系數(shù)中的前N-1位形成的二進(jìn)制數(shù)中的各個位與所述計數(shù)值中的后N-1位形成的二進(jìn)制數(shù)中的對應(yīng)位是否相等，同時確定所述計數(shù)值中的第N位是否為0，如果確定所述分頻系數(shù)中的前N-1位形成的二進(jìn)制數(shù)中的各個位與所述計數(shù)值中的后N-1位形成的二進(jìn)制數(shù)中的對應(yīng)位相等，同時確定所述計數(shù)值中的第N位為0，所述占空比控制信號產(chǎn)生電路輸出有效的占空比控制信號，否則，其輸出無效的占空比控制信號，N為大于等于2的整數(shù)。
[0009]進(jìn)一步的，在采樣狀態(tài)下，所述狀態(tài)保持電路在觸發(fā)時鐘的上升沿采樣其輸入端輸入的裝載信號或經(jīng)過延時的裝載信號作為其輸出端輸出的信號。
[0010]進(jìn)一步的，所述狀態(tài)保持電路包括或非門N0R10、非門invl3和觸發(fā)器DFF4，所述觸發(fā)器DFF4的輸出端Q與或非門NORlO的一個輸入端相連，或非門NORlO的另一個輸入端作為狀態(tài)保持電路的輸入端與延時選擇電路的輸出端相連，或非門N0R10的輸出端與非門invl3的輸入端相連，非門invl3的輸出端與觸發(fā)器DFF4的輸入端D相連，觸發(fā)器DFF4的時鐘端elk作為狀態(tài)保持電路的時鐘端與所述時鐘源選擇電路的輸出端相連，復(fù)位端接收所述占空比控制信號產(chǎn)生電路輸出的占空比控制信號產(chǎn)生電路的輸出端相連。
[0011]進(jìn)一步的，所述時鐘源選擇電路包括反相器inv4和inv5，以及選通器MUX1，所述源時鐘elk連接至反相器inv4的輸入端，反相器inv4的輸出端與反相器inv5的輸入端相連，反相器inv5的輸出端與選通器MUXl的第一輸入端相連，反相器inv4的輸出端與選通器MUXl的第二輸入端相連，選通器MUXl的輸出端作為時鐘源選擇電路的輸出端輸出觸發(fā)時鐘clk_sel，在分頻系數(shù)為奇數(shù)時，所述選通器MUXl將第二輸入端連通至其輸出端，在分頻系數(shù)為偶數(shù)時，所述選通器MUXl將第一輸入端連通至其輸出端。
[0012]進(jìn)一步的，所述延時選擇電路包括觸發(fā)器DFF2和選通器MUX2，觸發(fā)器DFF2的復(fù)位端連接分頻器的復(fù)位信號resetb，其時鐘端接收源時鐘緩沖后的時鐘ckbuf，其輸入端D接收所述裝載信號產(chǎn)生電路輸出的裝載信號，其輸出端Q連接至選通器MUX2的第一輸入端，選通器MUX2的第二輸入端接收所述裝載信號產(chǎn)生電路輸出的裝載信號，在分頻系數(shù)為奇數(shù)時，選通器MUX2將其第一輸入端連通至其輸出端，以輸出經(jīng)過預(yù)定延時的裝載信號，在分頻系數(shù)為偶數(shù)時，選通器MUX2將其第二輸入端連通至其輸出端，以直接將裝載信號產(chǎn)生電路輸出的裝載信號輸出。
[0013]與現(xiàn)有技術(shù)相比，本實用新型中的提出了一種對于各種分頻模式都能產(chǎn)生50%占空比時鐘的可編程分頻器，它不需要讓壓控振蕩器工作在2倍頻，減少了功耗?！尽靖綀D說明】】
[0014]為了更清楚地說明本實用新型實施例的技術(shù)方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本實用新型的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其它的附圖。其中:
[0015]圖1為本實用新型中的可編程分頻器在一個實施例中的結(jié)構(gòu)框圖；
[0016]圖2為本實用新型中的可編程分頻器在另一個實施例中的結(jié)構(gòu)框圖。
【【具體實施方式】】
[0017]為使本實用新型的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖和【具體實施方式】對本實用新型作進(jìn)一步詳細(xì)的說明。
[0018]此處所稱的“一個實施例”或“實施例”是指可包含于本實用新型至少一個實現(xiàn)方式中的特定特征、結(jié)構(gòu)或特性。在本說明書中不同地方出現(xiàn)的“在一個實施例中”并非均指同一個實施例，也不是單獨的或選擇性的與其他實施例互相排斥的實施例。除非特別說明，本文中的連接、相連、相接的表示電性連接的詞均表示直接或間接電性相連。
[0019]圖1為本實用新型中的可編程分頻器100在一個實施例中的結(jié)構(gòu)框圖。如圖1所示，所述可編程分頻器100包括分頻系數(shù)設(shè)定電路110、計數(shù)器120、裝載信號產(chǎn)生電路130、延時選擇電路140、狀態(tài)保持電路150、占空比控制信號產(chǎn)生電路160和時鐘源選擇電路 170。
[0020]所述分頻系數(shù)設(shè)定電路110用于設(shè)定分頻系數(shù)din_ctl，通過其輸出端輸出所述分頻系數(shù)din_ctl。比如，設(shè)定分頻系數(shù)din_ctl為20或21，或者其它值，這需要由開發(fā)者或用戶根據(jù)需要設(shè)定。
[0021]所述時鐘源選擇電路170的控制端與分頻系數(shù)設(shè)定電路110的輸出端相連，并接收所述分頻系數(shù)din_ctl，其輸入端接收源時鐘elk。在分頻系數(shù)din_ctl為奇數(shù)時，所述時鐘源選擇電路170選擇源時鐘elk和源時鐘elk的反向時鐘ckb中的一個作為觸發(fā)時鐘clk_sel通過其輸出端輸出，在分頻系數(shù)din_ctl為偶數(shù)時，所述時鐘源選擇電路170選擇源時鐘elk和源時鐘的反向時鐘ckb中的另一個作為觸發(fā)時鐘clk_sel通過其輸出端輸出。在一個實施例中，在分頻系數(shù)為奇數(shù)時