一種高二階級聯(lián)結(jié)構(gòu)Sigma-Delta調(diào)制器系統(tǒng)的制作方法
【技術(shù)領(lǐng)域】
[0001] 本實(shí)用新型設(shè)及有線W及無線通信領(lǐng)域，特別是一種高二階級聯(lián)結(jié)構(gòu) Sigma-Delta調(diào)制器系統(tǒng)。
【背景技術(shù)】
[0002] 目前，在有線和無線通信的最新發(fā)展中，要求Sigma-DeltaADC能不斷增加其輸入 信號的帶寬和輸出精確度。MASH結(jié)構(gòu)調(diào)制器的每一級都采用固有穩(wěn)定的低階結(jié)構(gòu)，保證了 整體系統(tǒng)的穩(wěn)定性，該一特點(diǎn)也使得其在低過采樣率的寬帶應(yīng)用中成為一個(gè)很好的選擇方 案。然而提高精確度也就是要提高信噪比，通?？蒞采取的方式是增加過采樣率、增加電路 階數(shù)或者級數(shù)、提高量化器位數(shù)。
[0003] 首先，增加過采樣率會帶來很高的采樣頻率Fs，從而增加電路功耗。而且高采樣 頻率的實(shí)現(xiàn)受到工藝技術(shù)的限制。其次，在單環(huán)電路結(jié)構(gòu)中，增加階數(shù)也即是增加積分器的 個(gè)數(shù)，極易引起系統(tǒng)不穩(wěn)定。對于MSH結(jié)構(gòu)，增加級數(shù)將使得電路形式更為復(fù)雜，電路中器 件更多，也會增加版圖設(shè)計(jì)的難度和巧片的面積。此外，多位量化調(diào)制器中需要使用多位的 DAC，需要額外增加校準(zhǔn)器件，將會提升電路的復(fù)雜度。因此為了在避免上述問題的同時(shí)獲 得較高的精確度，可W通過降低噪聲的方式來實(shí)現(xiàn)。在現(xiàn)有結(jié)構(gòu)的基礎(chǔ)上，若是能進(jìn)一步提 高電路的噪聲抑制能力，充分減少信號帶內(nèi)的量化噪聲分布，就能獲得理想的精確度?；?該一思想，提出了本發(fā)明中的創(chuàng)新結(jié)構(gòu)。

【發(fā)明內(nèi)容】

[0004] 有鑒于此，本實(shí)用新型的目的是提出一種高二階級聯(lián)結(jié)構(gòu)Sigma-Delta調(diào)制器系 統(tǒng)，進(jìn)一步提高電路的噪聲抑制能力，充分減少信號帶內(nèi)的量化噪聲分布，能獲得理想的精 確度。
[0005] 本實(shí)用新型采用W下方案實(shí)現(xiàn)：一種高二階級聯(lián)結(jié)構(gòu)Sigma-Delta調(diào)制器系統(tǒng)， 包括兩級級聯(lián)的單環(huán)結(jié)構(gòu)，第一級單環(huán)結(jié)構(gòu)包括依次連接的第一積分器、第一加法器、第一 量化器Q1W及第一反饋環(huán)路，第一級單環(huán)結(jié)構(gòu)的信號傳遞函數(shù)為STFi(Z)，噪聲傳遞函數(shù)為 NTFi(z);第二級單環(huán)結(jié)構(gòu)包括依次連接的第二積分器、第二加法器、第二量化器Q2W及第 二反饋環(huán)路，第二級單環(huán)結(jié)構(gòu)的信號傳遞函數(shù)為STF2 (Z)，噪聲傳遞函數(shù)為NTF2 (Z);所述高 二階級聯(lián)結(jié)構(gòu)Sigma-Delta調(diào)制器系統(tǒng)還包括一條級間模擬路徑，所述的級間模擬路徑的 始發(fā)端與第二級單環(huán)結(jié)構(gòu)的第二積分器的輸入端相連，所述的級間模擬路徑的結(jié)束端連接 至第一級單環(huán)結(jié)構(gòu)的第一量化器Q1的輸入端；其中，第一級單環(huán)結(jié)構(gòu)的量化噪聲為El(Z)， 第二級單環(huán)結(jié)構(gòu)的量化噪聲為E2(Z)，第一級單環(huán)結(jié)構(gòu)的量化噪聲El(Z)作為第二級單環(huán)結(jié) 構(gòu)的輸入信號；所述第一級的第一量化器Q1的輸出與所述第二級的第二量化器Q2的輸出 分別經(jīng)第一消除邏輯模塊STF,d(Z)與第二消除邏輯模塊NTFid(Z)連接至第S加法器得到所 述高二階級聯(lián)結(jié)構(gòu)Sigma-Delta調(diào)制器系統(tǒng)輸出Y(Z)。
[0006] 較佳地，所述的級間模擬路徑包括用W實(shí)現(xiàn)一個(gè)單位延時(shí)的第一延時(shí)模塊Ti、用 W實(shí)現(xiàn)兩個(gè)單位延時(shí)的第二延時(shí)模塊T,、常數(shù)模塊2、常數(shù)模塊-1W及一加法器，所述的級 間模擬路徑的始發(fā)端為第一延時(shí)模塊TiW及第二延時(shí)模塊T2的輸入端，所述第一延時(shí)模塊 Ti與所述第二延時(shí)模塊T2的輸出端分別經(jīng)所述常數(shù)模塊2與所述常數(shù)模塊-1連接至所述 加法器的輸入端，所述加法器的輸出端作為所述級間模擬路徑的結(jié)束端；所述的級間模擬 路徑能夠?qū)崿F(xiàn)傳遞函數(shù)H(Z) =2z-i-z^2。
[0007] 進(jìn)一步的，所述第一積分器與第二積分器的傳遞函數(shù)為口F(z)=z4/(1-z4)。
[0008] 進(jìn)一步的，所述第一消除邏輯模塊STF,d(z)=STF2(z)，所述第二消除邏輯模塊 NTFid(z)=NTFi(z)。
[0009] 進(jìn)一步的，所述第一級單環(huán)結(jié)構(gòu)的信號傳遞函數(shù)STFi(z)等于1，噪聲傳遞函數(shù) NTFi(z)=l-z_i。
[0010] 進(jìn)一步的，所述第二級單環(huán)結(jié)構(gòu)的信號傳遞函數(shù)STF2(z)等于1，噪聲傳遞函數(shù) NTF2(z)=1-z_i。
[0011] 與現(xiàn)有技術(shù)相比，本發(fā)明在原有的基本M甜結(jié)構(gòu)的基礎(chǔ)上，通過在調(diào)制器的兩級 間增加一條額外的模擬路徑，可實(shí)現(xiàn)調(diào)制器的噪聲整形階數(shù)增加二階。在具備高噪聲抑制 能力的同時(shí)也提高了電路的利用率，簡化了電路的復(fù)雜度。
【附圖說明】
[0012] 圖1為本發(fā)明的系統(tǒng)框圖。
[001引圖2為本發(fā)明的實(shí)施例應(yīng)用于M甜1-1結(jié)構(gòu)的系統(tǒng)框圖。
[0014] 圖3為級間模擬路徑連接圖
[0015] 圖4為本發(fā)明實(shí)施例的輸出信號頻譜波形。
[0016] 圖5為本發(fā)明實(shí)施例的SNDR隨輸入信號幅度變化曲線。
[0017] 圖6為本發(fā)明實(shí)施例的Z^i模塊的電路結(jié)構(gòu)圖。
[0018] 圖7為本發(fā)明實(shí)施例的Z-2模塊的電路結(jié)構(gòu)圖。
【具體實(shí)施方式】
[0019] 下面結(jié)合附圖及實(shí)施例對本實(shí)用新型做進(jìn)一步說明。
[0020] 如圖1所示，本實(shí)施例提供了一種高二階級聯(lián)結(jié)構(gòu)Sigma-Delta調(diào)制器系統(tǒng)，包 括兩級級聯(lián)的單環(huán)結(jié)構(gòu)，第一級單環(huán)結(jié)構(gòu)包括依次連接的第一積分器、第一加法器、第一量 化器Q1W及第一反饋環(huán)路，第一級單環(huán)結(jié)構(gòu)的信號傳遞函數(shù)為STFi(Z)，噪聲傳遞函數(shù)為 NTFi(z);第二級單環(huán)結(jié)構(gòu)包括依次連接的第二積分器、第二加法器、第二量化器Q2W及第 二反饋環(huán)路，第二級單環(huán)結(jié)構(gòu)的信號傳遞函數(shù)為STF2 (Z)，噪聲傳遞函數(shù)為NTF2 (Z);所述高 二階級聯(lián)結(jié)構(gòu)Sigma-Delta調(diào)制器系統(tǒng)還包括一條級間模擬路徑，所述的級間模擬路徑的 始發(fā)端與第二級單環(huán)結(jié)構(gòu)的第二積分器的輸入端相連，所述的級間模擬路徑的結(jié)束端連接 至第一級單環(huán)結(jié)構(gòu)的第一量化器Q1的輸入端；其中，第一級單環(huán)結(jié)構(gòu)的量化噪聲為El(Z)， 第二級單環(huán)結(jié)構(gòu)的量化噪聲為E, (Z)，第一級單環(huán)結(jié)構(gòu)的量化噪聲El(Z)作為第二級單環(huán)結(jié) 構(gòu)的輸入信號；所述第一級的第一量化器Q1的輸出與所述第二級的第二量化器Q2的輸出 分別經(jīng)第一消