輯模塊在一個(gè)實(shí)施例中的結(jié)構(gòu)示意圖；
[0030]圖12為圖11中的微調(diào)控制開關(guān)在一個(gè)實(shí)施例中的結(jié)構(gòu)示意圖。
【【具體實(shí)施方式】】
[0031]為使本實(shí)用新型的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖和【具體實(shí)施方式】對(duì)本實(shí)用新型作進(jìn)一步詳細(xì)的說(shuō)明。
[0032]此處所稱的“一個(gè)實(shí)施例”或“實(shí)施例”是指可包含于本實(shí)用新型至少一個(gè)實(shí)現(xiàn)方式中的特定特征、結(jié)構(gòu)或特性。在本說(shuō)明書中不同地方出現(xiàn)的“在一個(gè)實(shí)施例中”并非均指同一個(gè)實(shí)施例，也不是單獨(dú)的或選擇性的與其他實(shí)施例互相排斥的實(shí)施例。除非特別說(shuō)明，本文中的連接、相連、相接的表示電性連接的詞均表示直接或間接電性相連。
[0033]請(qǐng)參考圖1所示，其為本實(shí)用新型在一個(gè)實(shí)施例中的輸出電路100的部分模塊示意圖。所述輸出電路100包括輸出驅(qū)動(dòng)電路110和輸出控制邏輯電路120。
[0034]所述輸出驅(qū)動(dòng)模塊110連接于輸入電源端VIN和驅(qū)動(dòng)輸出端VO之間。所述輸出控制邏輯電路120接收外部輸入的輸入控制信號(hào)DIN、外部輸入的驅(qū)動(dòng)模塊使能信號(hào)OEA-OEC、外部輸入的驅(qū)動(dòng)開關(guān)使能信號(hào)OE1-OEn。
[0035]所屬領(lǐng)域內(nèi)的普通技術(shù)人員所熟知的是，一個(gè)輸出電路通常包括連接于輸入電源端VIN和驅(qū)動(dòng)輸出端VO之間的上拉控制部分電路以及連接于驅(qū)動(dòng)輸出端VO和接地端GND之間的下拉控制部分電路。在輸入控制信號(hào)DIN為高電平時(shí)，通過(guò)該上拉控制部分電路導(dǎo)通輸入電源端VIN和驅(qū)動(dòng)輸出端VO之間的通路以拉高驅(qū)動(dòng)輸出端VO的電平，此時(shí)輸出端VO和接地端GND之間的通路通常是截止的；在輸入控制信號(hào)DIN為低電平時(shí)，通過(guò)該下拉控制部分電路導(dǎo)通輸出端VO和接地端GND之間的通路以拉低驅(qū)動(dòng)輸出端VO的電平，此時(shí)輸入電源端VIN和驅(qū)動(dòng)輸出端VO之間的通路通常是截止的。由于上拉控制部分電路與下拉控制部分電路的原理是基本相同的，因此為了方便，在本文中僅詳細(xì)介紹上拉控制部分電路，如圖1中的輸出驅(qū)動(dòng)電路110和輸出控制邏輯電路120就屬于上拉控制部分電路。易于想到的是，所述下拉控制部分電路可以包括有連接于驅(qū)動(dòng)輸出端VO和接地端GND之間的下拉輸出驅(qū)動(dòng)電路和下拉輸出控制邏輯電路，它們采用與輸出驅(qū)動(dòng)電路110和輸出控制邏輯電路120類似的結(jié)構(gòu)，此時(shí)輸出驅(qū)動(dòng)電路110也可以被稱為上拉輸出驅(qū)動(dòng)電路110，輸出控制邏輯電路120也可以被稱為下拉輸出控制邏輯電路120。本文中的電源端可以統(tǒng)指輸入電源端VIN和接地端GND。
[0036]如圖2所示，其示出了本實(shí)用新型中的輸出驅(qū)動(dòng)電路110在一個(gè)實(shí)施例中的模塊示意圖。如圖2所示，所述輸出驅(qū)動(dòng)電路110包括連接于輸入電源端VIN和驅(qū)動(dòng)輸出端VO之間的第一輸出驅(qū)動(dòng)模塊111、第二輸出驅(qū)動(dòng)模塊112、第三輸出驅(qū)動(dòng)模塊113。圖2中示出了三個(gè)輸出驅(qū)動(dòng)模塊，但是在其他實(shí)施例中，也可以根據(jù)需要配置I個(gè)、2個(gè)或更多個(gè)輸出驅(qū)動(dòng)模塊。
[0037]每個(gè)輸出驅(qū)動(dòng)模塊包括連接于輸入電源端VIN和驅(qū)動(dòng)輸出端VO之間的一個(gè)或并聯(lián)的多個(gè)輸出驅(qū)動(dòng)單元。每個(gè)輸出驅(qū)動(dòng)單元的整體電阻值可以被調(diào)整為預(yù)定電阻值，比如240歐姆。這樣，通過(guò)將多個(gè)輸出驅(qū)動(dòng)單元并聯(lián)可以得到34.4，40，48歐姆等不同的電阻值，比如將5個(gè)電阻值為240歐姆的輸出驅(qū)動(dòng)單元并聯(lián)可以得到電阻值為48歐姆的輸出驅(qū)動(dòng)電阻。在一個(gè)優(yōu)選的實(shí)施例中，為了能夠得到更多組合的電阻值，可以設(shè)計(jì)如下，第一輸出驅(qū)動(dòng)模塊111包括有一個(gè)輸出驅(qū)動(dòng)單元，第二輸出驅(qū)動(dòng)模塊112包括有并聯(lián)的兩個(gè)輸出驅(qū)動(dòng)單元，第三輸出驅(qū)動(dòng)模塊113包括有并聯(lián)的4個(gè)輸出驅(qū)動(dòng)單元。假如每個(gè)輸出驅(qū)動(dòng)單元的電阻被調(diào)整為240歐姆，這樣可以得到1、2、3、4、5、6、7個(gè)輸出驅(qū)動(dòng)單元并聯(lián)的選擇效果。
[0038]圖4為本實(shí)用新型中的輸出驅(qū)動(dòng)單元400在第一實(shí)施例中的電路示意圖。如圖4所示的，所述輸出驅(qū)動(dòng)單元400包括連接于輸入電源端VIN和驅(qū)動(dòng)輸出端VO之間的多個(gè)PMOS晶體管MPl至MPn以及分別與各個(gè)PMOS晶體管串聯(lián)的電阻Rl_Rn，其中PMOS晶體管MPl和電阻Rl串聯(lián)在輸入電源端VIN和驅(qū)動(dòng)輸出端VO之間，PMOS晶體管MP2和電阻R2串聯(lián)在輸入電源端VIN和驅(qū)動(dòng)輸出端VO之間，……，PM0S晶體管MPn和電阻Rn串聯(lián)在輸入電源端VIN和驅(qū)動(dòng)輸出端VO之間。對(duì)于每個(gè)PMOS晶體管，其源極接輸入電源端VIN，其漏極接對(duì)應(yīng)的電阻的一端，對(duì)應(yīng)的電阻的另一端接驅(qū)動(dòng)輸出端W。
[0039]通過(guò)控制PMOS晶體管的柵極的信號(hào)，徹底截止某個(gè)PMOS晶體管可以改變整個(gè)輸出驅(qū)動(dòng)單元400的電阻值。根據(jù)工藝、溫度及電壓的變化，通過(guò)調(diào)整外部輸入的驅(qū)動(dòng)開關(guān)使能信號(hào)OEl-OEn來(lái)調(diào)整能夠?qū)ǖ腜MOS晶體管的數(shù)量，進(jìn)而可以使得整個(gè)輸出驅(qū)動(dòng)單元400的電阻值為預(yù)定電阻值。
[0040]圖5為本實(shí)用新型中的輸出驅(qū)動(dòng)單元在第二實(shí)施例中的電路示意圖。與圖4中不同的是，各個(gè)PMOS晶體管MPl至MPn都并聯(lián)在一起，這些并聯(lián)的PMOS晶體管MPl至MPn與一個(gè)電阻Rll串聯(lián)在輸入電源端VIN和驅(qū)動(dòng)輸出端VO之間。這樣做的優(yōu)點(diǎn)在于:不需要每個(gè)PMOS晶體管都串聯(lián)一個(gè)電阻，整個(gè)輸出驅(qū)動(dòng)單元只需要一個(gè)小于預(yù)定電阻值的電阻R11，通過(guò)調(diào)整能夠?qū)ǖ腜MOS晶體管的數(shù)量可以使得整個(gè)輸出驅(qū)動(dòng)單元的電阻值為預(yù)定電阻值，這樣可以大幅減小串聯(lián)電阻數(shù)量，從而減小該輸出驅(qū)動(dòng)電阻所占用的芯片面積，節(jié)省芯片成本。
[0041]圖6為本實(shí)用新型中的輸出驅(qū)動(dòng)單元在第三實(shí)施例中的電路示意圖。與圖5中不同的是:并聯(lián)的各個(gè)PMOS晶體管MPl至MPn和電阻R21的串聯(lián)位置發(fā)生了互換，電阻R21的一端與輸入電源端VIN相連，PMOS晶體管MPl至MPn的漏極接所述驅(qū)動(dòng)輸出端W。
[0042]對(duì)于輸出電路的下拉控制部分電路，也可以采用圖4-圖6中的輸出驅(qū)動(dòng)單元的結(jié)構(gòu)，此時(shí)下拉輸出驅(qū)動(dòng)單元也可以連接在驅(qū)動(dòng)輸出端VO和接地端之間，圖4、圖5和圖6中的PMOS晶體管都需要更改為NMOS晶體管，NMOS晶體管的源極與接地端相連，NMOS晶體管的漏極與驅(qū)動(dòng)輸出端VO相連，其具體的原理都與上文相同。
[0043]鑒于圖4、圖5和圖6給出的實(shí)施例，以及NMOS晶體管用于輸出驅(qū)動(dòng)單元中的實(shí)施例，可以看出，本實(shí)用新型中的輸出驅(qū)動(dòng)單元包括連接于電源端和驅(qū)動(dòng)輸出端之間的多個(gè)輸出驅(qū)動(dòng)開關(guān)，每個(gè)輸出驅(qū)動(dòng)開關(guān)具有連接至所述電源端的第一連接端，連接至所述驅(qū)動(dòng)輸出端的第二連接端和控制端。PMOS晶體管和NMOS晶體管就是所述輸出驅(qū)動(dòng)開關(guān)，NMOS晶體管和PMOS晶體管的源極為所述輸出驅(qū)動(dòng)開關(guān)的第一連接端，NMOS晶體管和PMOS晶體管的漏極為所述輸出驅(qū)動(dòng)開關(guān)的第二連接端，NMOS晶體管和PMOS晶體管的柵極為所述輸出驅(qū)動(dòng)開關(guān)的控制端。
[0044]在如圖4所示的實(shí)施例中，每個(gè)輸出驅(qū)動(dòng)單元包括多個(gè)輸出電阻Rl-Rn，每個(gè)輸出電阻與一個(gè)對(duì)應(yīng)輸出驅(qū)動(dòng)開關(guān)串聯(lián)在電源端和驅(qū)動(dòng)輸出端之間。在如圖5和圖6所示的實(shí)施例中，每個(gè)輸出驅(qū)動(dòng)單元包括一個(gè)輸出電阻Rl I或R21，各個(gè)輸出驅(qū)動(dòng)開關(guān)MP1-MPn并聯(lián)在一起，所述輸出電阻和各個(gè)并聯(lián)的輸出驅(qū)動(dòng)開關(guān)串聯(lián)在電源端和驅(qū)動(dòng)輸出端VO之間。
[0045]如上文所述的，有的輸出驅(qū)動(dòng)模塊中包括有多個(gè)并聯(lián)的輸出驅(qū)動(dòng)單元。請(qǐng)結(jié)合參看圖4、5、6所示的，同一個(gè)輸出驅(qū)動(dòng)模塊內(nèi)的并聯(lián)的多個(gè)輸出驅(qū)動(dòng)單元中的PMOS晶體管MPl的控制端互聯(lián)在一起，同一個(gè)輸出驅(qū)動(dòng)模塊內(nèi)的并聯(lián)的多個(gè)輸出驅(qū)動(dòng)單元中的PMOS晶體管MP2的控制端互聯(lián)在一起，……，同一個(gè)輸出驅(qū)動(dòng)模塊內(nèi)的并聯(lián)的多個(gè)輸出驅(qū)動(dòng)單元中的PMOS晶體管MPn的控制端互聯(lián)在一起。
[0046]圖3為圖1中的輸出控制邏輯電路120在一個(gè)實(shí)施例中的模塊示意圖。所述輸出控制邏輯電路120包括有第一輸出控制邏輯模塊121、第二輸出控制邏輯模塊122和第三輸出控制邏輯模塊123。圖3中示出了三個(gè)輸出驅(qū)動(dòng)模塊，但是在其他實(shí)施例中，也可以根據(jù)需要配置I個(gè)、2個(gè)或更多個(gè)輸出驅(qū)動(dòng)模塊，其中輸出驅(qū)動(dòng)模塊的數(shù)量是有輸出驅(qū)動(dòng)模塊的數(shù)量決定的，每個(gè)輸出驅(qū)動(dòng)模塊對(duì)應(yīng)一個(gè)輸出驅(qū)動(dòng)模塊。如圖3所示，第一輸出控制邏輯模塊121的輸出端Al-An分別與第一輸出驅(qū)動(dòng)模塊111中的輸出驅(qū)動(dòng)單元的η個(gè)驅(qū)動(dòng)控制開關(guān)的控制端相連，第二輸出控