的第一輸入端電連接至所述第二緩沖器BUF2的輸出 端，所述第零與非門NANDO的第二輸入端電連接至所述第五反相器INV5的輸出端;所述第二 緩沖器BUF2的輸入端分別電連接至所述第三匪OS管匪3的漏極、所述第三電容C3的上極板、 所述第三反相器INV3的輸入端和所述第二反相器INV2的輸出端;所述第三NMOS管NM3的柵 極電連接至所述電容放電控制模塊20的第四NMOS管匪4的漏極，所述第三NMOS管NM3的源極 接地;所述第三電容C3的下極板接地;所述第三反相器INV3的輸出端分別電連接至所述第 二反相器INV2的輸入端、所述第五反相器INV5的輸入端、所述第二匪OS管匪2的漏極和所述 第二電容C2的下極板;所述第二反相器INV2的輸入端分別電連接至所述第五反相器INV5的 輸入端、所述第二電容C2的下極板和所述第二匪OS管匪2的漏極;所述第五反相器INV5的輸 入端分別電連接至所述第二電容C2的下極板和所述第二匪OS管NM2的漏極;所述第二電容 C2的上極板電連接至電源電壓VDD，所述第二電容C2的下極板電連接至所述第二NMOS管匪2 的漏極;所述第二匪OS管匪2的源極接地，所述第二NMOS管匪2的柵極分別電連接至所述第 四電容C4的上極板和所述第四反相器INV4的輸出端;所述第四電容C4的下極板接地;所述 第四反相器INV4的輸入端分別電連接至所述第零反相器INVO的輸出端和所述輸出鎖存模 塊40;所述第零反相器INVO的輸入端電連接至所述第零電阻RO的一端。
[0028] 所述輸出鎖存模塊40包括:一第零緩沖器BUFO、一第七反相器INV7、一第零RS觸發(fā) 器RSFFO和一第一緩沖器BUFl;所述第零緩沖器BUFO的輸入端分別電連接至所述上下電復(fù) 位控制模塊30的第四反相器INV4的輸入端和所述第零反相器INVO的輸出端，所述第零緩沖 器BUFO的輸出端電連接至所述第零RS觸發(fā)器RSFFO的R端;所述第七反相器INV7的輸入端分 別電連接至所述第零與非門NANDO的輸出端和所述第零或門ORO的第二輸入端，所述第七反 相器INV7的輸出端電連接至所述第零RS觸發(fā)器RSFFO的S端;所述第零RS觸發(fā)器RSFFO的輸 出端電連接至所述第一緩沖器BUFl的輸入端;所述第一緩沖器BUFl的輸出端電連接所述上 下電復(fù)位信號(hào)產(chǎn)生電路100的輸出VP0R。
[0029] 進(jìn)一步而言，圖3所示的上下電復(fù)位電路產(chǎn)生電路同時(shí)具備上電復(fù)位功能和下電 復(fù)位功能，其中上電復(fù)位功能主要由圖3中所不的節(jié)點(diǎn)A-B-C-D-E-F-H-A控制通路 完成，同時(shí)在該控制通路在上電復(fù)位生效后切斷直流通路;下電復(fù)位功能主要由 A-B-VP0R控制通路完成。再者，圖2所示的所述復(fù)位使能控制模塊10和所述電容放電控制 模塊20起到自檢測開關(guān)作用，其中，正如上文所述，所述復(fù)位使能控制模塊10包括第一電阻 R1、第一 PMOS管PMl、第六匪OS管NM6、第七NMOS管匪7和第六電容C6;所述電容放電控制模塊 20包括第二電阻R2、第五匪OS管NM5、第二PMOS管PM2、第四NMOS管NM4、第八NMOS管匪8和所 述第五電容C5。
[0030] 所述上下電復(fù)位信號(hào)產(chǎn)生電路100的作用為：無論是在電源上電過程還是在下電 過程中，只要檢測到電源電壓VDD低于設(shè)定的閾值電壓時(shí)，則輸出一定寬度的復(fù)位電平信號(hào) (通常是低電平信號(hào)）；而當(dāng)VDD高于設(shè)定的閾值電壓時(shí)，則輸出VDD值，即跟隨VDD變化。參見 圖4所不，Vtr為上電閾值電壓，Tpr為上電復(fù)位信號(hào)的時(shí)間;Vtf為下電閾值電壓，Tpf為下電復(fù) 位信號(hào)的時(shí)間。圖4所示的VPOR即為上下電復(fù)位信號(hào)產(chǎn)生電路100的輸出，在TOCKTl時(shí)，VDD 〈Vtr，VPOR 保持低電位，即 VPOR = 0;在Tl <T〈T2 時(shí)，VDD>Vtr 且 VDD>Vtf，VPOR=VDD; T2〈T〈T3時(shí)， VPOR = 0。上電復(fù)位即為在電源電壓VDD從OV上升到穩(wěn)定工作電壓的過程中，只要VDD〈VTR，則 輸出上電復(fù)位信號(hào)，即VP0R = 0。下電復(fù)位即為在電源電壓VDD從穩(wěn)定工作電壓下降到OV的 過程中，只要VDD〈VTF，則輸出下電復(fù)位信號(hào)，即VPOR=0。
[0031]繼續(xù)參見圖3所示，對(duì)于所述復(fù)位使能控制模塊10:在本實(shí)施例中，上電時(shí)，當(dāng)電源 電壓上升至所述第一PMOS管PMl的閾值電壓I Vthp I時(shí)，所述第一PMOS管PMl的漏極和所述第 六NMOS管NM6的漏極的公共連接點(diǎn)（即圖3所示的節(jié)點(diǎn)N)電壓置高(置高即為置高電平，下文 相同）。第六反相器INV6的輸出端電壓置低(置低即為置低電平，下文相同）。第六NMOS管NM6 為反偏二極管連接，無電流流過。第七NMOS管NM7為正偏二極管連接，其閾值電壓為Vthn。因 此，將所述第六電容C6兩端的壓差最終鉗制在VDDI -Vthn，其中VDD1為穩(wěn)定后的電源電壓 值。下電時(shí)，尤其是快速下電條件下，由于所述第六電容C6兩端的壓差不能突變，于是，節(jié)點(diǎn) M電壓（即所述第六NMOS管匪6的源極和所述第七匪OS管NM7的漏極的公共連接點(diǎn)）隨著電源 電壓VDD變化為VDD-(VDDl-Vthn)。當(dāng)所述第六匪OS管匪6滿足條件VGS 2 Vthn，SP〇-[VDD-(VDDl-Vthn) ] 2 Vthn，簡化為VDD < VDDl-2Vthn時(shí)，所述第六NMOS管NM6導(dǎo)通，使得節(jié)點(diǎn)N電 壓快速拉低，第六反相器INV6的輸出端電壓置高。此時(shí)，所述WOS管變?yōu)榉雌O管連接， 其無法導(dǎo)通，這樣，所述第六電容C6不會(huì)放電。因此，所述第六電容C6在一定時(shí)間內(nèi)可以維 持恒定的壓差。
[0032] 對(duì)于所述電容放電控制模塊20:在本實(shí)施例中，上電時(shí)，所述第五匪OS管匪5為正 偏二極管連接，其閾值電壓為Vthn。由于所述第二PMOS管PM2無法導(dǎo)通，因此，節(jié)點(diǎn)X電壓（即 所述第五電容C5的兩端壓差）最終約為VDDI -Vthn，其中VDD1為穩(wěn)定后的電源電壓值。在所 述第四NMOS管匪4導(dǎo)通后，將節(jié)點(diǎn)Y(即所述第三匪OS管匪3的柵極）電壓置低。下電時(shí)，尤其 是快速下電條件下，忽略第二電阻R2的壓降，電源電壓VDD降至Vthn后，所述第四NMOS管匪4 截止。在所述電源電壓下降至VDDI-Vthn-VDD 2 I Vthp I時(shí)，所述第二PMOS管PM2導(dǎo)通，即滿足 電源電壓VDD < MIN(Vthn，VDDl-Vthn-I Vthp I )時(shí)，所述第四匪OS管匪4的漏極和所述第二 PMOS管PM2的漏極的公共連接點(diǎn)將節(jié)點(diǎn)Y電壓置高。此時(shí)，所述第八匪OS管匪8導(dǎo)通后，快速 將第五NMOS管匪5的柵極拉低。因此，所述第五NMOS管匪5變?yōu)榉雌O管連接，以至所述第 五電容C5不會(huì)放電。因此，所述第五電容C5在一定時(shí)間內(nèi)可以維持恒定的壓差。在此時(shí)間 內(nèi)，所述第三NMOS管NM3導(dǎo)通，使得所述第三電容C3快速放電，并且節(jié)點(diǎn)E的電壓拉低。
[0033] 進(jìn)一步而言，當(dāng)上電時(shí)，所述電源電壓升至相應(yīng)閾值后，所述第一PMOS管PMl的漏 極和所述第六WOS管W6的漏極的公共連接點(diǎn)（即圖3所示的節(jié)點(diǎn)N)電壓置高，第三匪OS管 NM3的柵極電壓拉低。根據(jù)電容上的壓差不能突變的原理，所述第一電容Cl的下極板(即圖3 所示的節(jié)點(diǎn)A)和所述第二電容C2的下極板(即圖3所示的節(jié)點(diǎn)A)電壓隨所述電源電壓升高， 且當(dāng)所述電源電壓大于PMOS管閾值電壓和NMOS管閾值電壓的最大值（即VDD 2 MAX(Vthn， Vthp I)時(shí)，由所述第零PMOS管PMO、所述第零電阻RO和第零NMOS管NMO構(gòu)成的直流通路打開， 所述第零PMOS管PMO的部分電流經(jīng)過Tl對(duì)所述第零電容CO充電，所述第零電容CO的上極板 (即圖3所示的節(jié)點(diǎn)B)電壓升高，所述第零反相器INVO的輸出端電壓置低。接著，所述第四反 相器INV4的輸出端電壓置高，并經(jīng)過時(shí)間T2后，對(duì)第四電容C4充電。這樣，所述第四電容C4 的上極板電壓置高，所述第二NMOS管匪2導(dǎo)通，以至所述第二電容C2的下極板電壓降低。同 時(shí)所述第二反相器INV2的輸入端電壓置低。接著，所述第二反相器INV2的輸出端（即圖3所 示的節(jié)點(diǎn)E)電壓置高，在經(jīng)過時(shí)間T3后，對(duì)所述第三電容C3充電。同時(shí)所述與非門的輸出端 (即圖3所示的節(jié)點(diǎn)F)電壓置低。此時(shí)，所述第七反相器INV7的輸出端電壓置高，所述第零RS 觸發(fā)器RSFFO的S端電壓置高。由于所述第零RS觸發(fā)器RSFFO的S端電壓置高，R端電壓置低， 使得所述上下電復(fù)位信號(hào)產(chǎn)生電路100的輸出VPOR隨著所述電源電壓升高而升高。顯然，上 電時(shí)，VPOR維持低有效時(shí)間Tpr約為T1+T2+T3。在所述與非門的輸出端電壓置低后，所述或門 的輸出端電壓置低，所述第一RS觸發(fā)器RSFF1的S端電壓置低。由于所述第一RS觸發(fā)器RSFF1 的S端電壓置低，R端電壓置高，使得所述第一反相器INVl的輸入端（即圖3所示的節(jié)點(diǎn)Η)電 壓置高，進(jìn)而使得所述第一 NMOS管匪1導(dǎo)通，所述第一電容Cl的下極板(即