本發(fā)明涉及通信系統(tǒng)同步技術(shù)領(lǐng)域，特別涉及一種基帶信號(hào)位同步時(shí)鐘寬頻自適應(yīng)提取裝置及方法。

背景技術(shù)：

同步在通信系統(tǒng)中具有非常重要的作用，其性能的好壞直接影響通信系統(tǒng)的有效性和可靠性。其中位同步也稱碼元同步，是實(shí)現(xiàn)碼元信息正確恢復(fù)的首要條件。

在數(shù)字通信系統(tǒng)中，通常采用鎖相法提取位同步時(shí)鐘，一般由高穩(wěn)定石英晶體振蕩器、分頻器、相位比較器、脈沖加減控制器等部分組成。這種方法需要先驗(yàn)知識(shí)，即已知碼元速率，由其決定分頻器的分頻系數(shù)，當(dāng)碼元速率調(diào)整后，很難再次達(dá)到同步效果。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于針對(duì)上述碼元速率調(diào)整或變化后自適應(yīng)同步問(wèn)題，利用最小脈寬檢測(cè)技術(shù)，對(duì)現(xiàn)有鎖相法進(jìn)行改進(jìn)，提出一種基于FPGA/CPLD的基帶信號(hào)位同步時(shí)鐘寬頻自適應(yīng)提取裝置與及其工作方法。

為了解決上述技術(shù)問(wèn)題，本發(fā)明提供了一種基帶信號(hào)位同步時(shí)鐘寬頻自適應(yīng)提取裝置，包括：信號(hào)預(yù)處理模塊，與該信號(hào)預(yù)處理模塊相連的位同步時(shí)鐘提取模塊。

進(jìn)一步，所述信號(hào)預(yù)處理模塊包括：放大器模塊、濾波器模塊、脈沖整形模塊；所述信號(hào)預(yù)處理模塊適于再生經(jīng)信道衰減、濾波、噪聲干擾的基帶數(shù)據(jù)信號(hào)；所述放大器模塊適于放大經(jīng)信道衰減、濾波、噪聲干擾的基帶數(shù)據(jù)信號(hào)；所述濾波器模塊適于濾除帶外噪聲，改善信號(hào)質(zhì)量；所述脈沖整形模塊適于將濾波器輸出信號(hào)整形為高低電平信號(hào)，即再生基帶脈沖信號(hào)。

進(jìn)一步，所述位同步時(shí)鐘提取模塊包括：系統(tǒng)時(shí)鐘、鎖存單元、邊沿檢測(cè)、最小脈寬檢測(cè)、相位檢測(cè)、同步脈沖形成；所述位同步時(shí)鐘提取模塊適于寬頻自適應(yīng)提取信號(hào)預(yù)處理模塊提供的再生基帶數(shù)據(jù)信號(hào)位同步時(shí)鐘；所述鎖存單元、邊沿檢測(cè)、最小脈寬檢測(cè)、相位檢測(cè)、同步脈沖形成分別與系統(tǒng)時(shí)鐘相連；所述系統(tǒng)時(shí)鐘適于石英晶體振蕩器產(chǎn)生高穩(wěn)定度時(shí)鐘信號(hào)；所述鎖存單元適于緩存整形后的再生基帶信號(hào)，使之與系統(tǒng)時(shí)鐘同步；所述邊沿檢測(cè)適于檢測(cè)基帶信號(hào)上升沿和下降沿；所述最小脈寬檢測(cè)適于在較寬的頻帶范圍內(nèi)自適應(yīng)檢測(cè)基帶信號(hào)的最小脈沖寬度，作為調(diào)整位同步時(shí)鐘輸出頻率參數(shù)的參考依據(jù)；所述相位檢測(cè)適于計(jì)算邊沿檢測(cè)的上升沿/下降沿信號(hào)與同步脈沖形成單元產(chǎn)生的位同步時(shí)鐘信號(hào)的相位差，作為調(diào)整位同步時(shí)鐘輸出的相位參數(shù)參考依據(jù)；所述同步脈沖形成適于根據(jù)相位差及最小脈寬產(chǎn)生位同步時(shí)鐘信號(hào)。

又一方面，為了解決同樣的技術(shù)問(wèn)題，本發(fā)明還提供了一種基帶信號(hào)位同步時(shí)鐘寬頻自適應(yīng)提取工作方法。

所述基帶信號(hào)位同步時(shí)鐘寬頻自適應(yīng)提取裝置，包括：信號(hào)預(yù)處理模塊，與該信號(hào)預(yù)處理模塊相連的位同步時(shí)鐘提取模塊。

進(jìn)一步，所述信號(hào)預(yù)處理模塊適于硬件實(shí)現(xiàn)，所述位同步時(shí)鐘提取模塊適于采用硬件描述語(yǔ)言基于FPGA或CPLD實(shí)現(xiàn)。所述的工作方法具體步驟包括：(1)接收基帶信號(hào)放大；(2)根據(jù)基帶信號(hào)頻率范圍選取濾波器，將接收的基帶信號(hào)進(jìn)行濾波；(3)過(guò)零比較整形為高低電平脈沖信號(hào)；(4)在FPGA或CPLD硬件平臺(tái)上實(shí)現(xiàn)位同步時(shí)鐘自適應(yīng)提取。

進(jìn)一步，在FPGA或CPLD硬件平臺(tái)上實(shí)現(xiàn)位同步時(shí)鐘自適應(yīng)提取包括：(1)鎖存整形后的基帶信號(hào)；(2)檢測(cè)信號(hào)邊沿；(3)最小脈寬檢測(cè)，當(dāng)最小脈寬較小時(shí)，采用等精度測(cè)量原理測(cè)量最小脈寬；(4)相位差檢測(cè)；(5)由同步脈沖形成單元根據(jù)最小脈沖寬度和相位差完成位同步時(shí)鐘的產(chǎn)生。

本發(fā)明的有益效果在于：

(1)采用FPGA或CPLD硬件實(shí)現(xiàn)位同步時(shí)鐘提取，成本低，適用于小型高速工作的時(shí)鐘提取電路。

(2)根據(jù)碼元速率自動(dòng)跟蹤最小脈寬，自適應(yīng)調(diào)整分頻系數(shù)，快速鎖定位同步時(shí)鐘頻率和相位。

(3)碼元速率較高時(shí)，采用等精度測(cè)量原理自動(dòng)跟蹤最小脈寬，最小脈寬測(cè)量精度高。

附圖說(shuō)明

下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明進(jìn)一步說(shuō)明。

圖1是本發(fā)明的基帶信號(hào)位同步時(shí)鐘寬頻自適應(yīng)提取裝置實(shí)施例1的原理框圖；

圖2是本發(fā)明的基帶信號(hào)位同步時(shí)鐘寬頻自適應(yīng)提取裝置實(shí)施例2工作方法流程圖。

具體實(shí)施方式

下面結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明。這些附圖均為簡(jiǎn)化的示意圖，僅以示意方式說(shuō)明本發(fā)明的基本結(jié)構(gòu)，因此其僅顯示與本發(fā)明有關(guān)的構(gòu)成。

實(shí)施例1

圖1是本發(fā)明的基帶信號(hào)位同步時(shí)鐘寬頻自適應(yīng)提取裝置的原理框圖。

如圖1所示，本發(fā)明的一種基帶信號(hào)位同步時(shí)鐘寬頻自適應(yīng)提取裝置，包括：信號(hào)預(yù)處理模塊，與該信號(hào)預(yù)處理模塊相連的位同步時(shí)鐘提取模塊。

具體地，所述信號(hào)預(yù)處理模塊包括：放大器模塊、濾波器模塊、脈沖整形模塊；所述信號(hào)預(yù)處理模塊適于再生經(jīng)信道衰減、濾波、噪聲干擾的基帶數(shù)據(jù)信號(hào)；所述放大器模塊適于放大經(jīng)信道衰減、濾波、噪聲干擾的基帶數(shù)據(jù)信號(hào)；所述濾波器模塊適于濾除帶外噪聲，改善信號(hào)質(zhì)量；所述脈沖整形模塊適于將濾波器輸出信號(hào)整形為高低電平信號(hào)，即再生基帶脈沖信號(hào)。

進(jìn)一步，所述位同步時(shí)鐘提取模塊包括：系統(tǒng)時(shí)鐘、鎖存單元、邊沿檢測(cè)、最小脈寬檢測(cè)、相位檢測(cè)、同步脈沖形成；所述位同步時(shí)鐘提取模塊適于寬頻自適應(yīng)提取信號(hào)預(yù)處理模塊提供的再生基帶數(shù)據(jù)信號(hào)位同步時(shí)鐘；所述鎖存單元、邊沿檢測(cè)、最小脈寬檢測(cè)、相位檢測(cè)、同步脈沖形成分別與系統(tǒng)時(shí)鐘相連；所述系統(tǒng)時(shí)鐘適于石英晶體振蕩器產(chǎn)生高穩(wěn)定度時(shí)鐘信號(hào)；所述鎖存單元適于緩存整形后的再生基帶信號(hào)，使之與系統(tǒng)時(shí)鐘同步；所述邊沿檢測(cè)適于檢測(cè)基帶信號(hào)上升沿和下降沿；所述最小脈寬檢測(cè)適于在較寬的頻帶范圍內(nèi)自適應(yīng)檢測(cè)基帶信號(hào)的最小脈沖寬度，作為調(diào)整位同步時(shí)鐘輸出頻率參數(shù)的參考依據(jù)；所述相位檢測(cè)適于計(jì)算邊沿檢測(cè)的上升沿/下降沿信號(hào)與同步脈沖形成單元產(chǎn)生的位同步時(shí)鐘信號(hào)的相位差，作為調(diào)整位同步時(shí)鐘輸出的相位參數(shù)參考依據(jù)；所述同步脈沖形成適于根據(jù)相位差及最小脈寬產(chǎn)生位同步時(shí)鐘信號(hào)。

實(shí)施例2

在實(shí)施例1基礎(chǔ)上，本發(fā)明還提供了一種基帶信號(hào)位同步時(shí)鐘寬頻自適應(yīng)提取工作方法，其中所述基帶信號(hào)位同步時(shí)鐘寬頻自適應(yīng)提取裝置包括：信號(hào)預(yù)處理模塊，與該信號(hào)預(yù)處理模塊相連的位同步時(shí)鐘提取模塊。

進(jìn)一步，一種基帶信號(hào)位同步時(shí)鐘寬頻自適應(yīng)提取工作方法的具體實(shí)施過(guò)程如下：

圖2示出了本發(fā)明的基帶信號(hào)位同步時(shí)鐘寬頻自適應(yīng)提取裝置的工作方法流程圖。

(1)接收基帶信號(hào)放大；

(2)根據(jù)基帶信號(hào)頻率范圍選取濾波器，將接收的基帶信號(hào)進(jìn)行濾波；

(3)過(guò)零比較整形為高低電平脈沖信號(hào)；

(4)在FPGA或CPLD硬件平臺(tái)上實(shí)現(xiàn)位同步時(shí)鐘自適應(yīng)提取。

進(jìn)一步，在FPGA或CPLD硬件平臺(tái)上實(shí)現(xiàn)位同步時(shí)鐘自適應(yīng)提取包括：

(1)鎖存整形后的基帶信號(hào)；

(2)檢測(cè)信號(hào)邊沿；

(3)最小脈寬檢測(cè)；

(4)相位差檢測(cè)；

(5)由同步脈沖形成單元根據(jù)最小脈沖寬度和相位差完成位同步時(shí)鐘的產(chǎn)生。

以上述依據(jù)本發(fā)明的理想實(shí)施例為啟示，通過(guò)上述的說(shuō)明內(nèi)容，相關(guān)工作人員完全可以在不偏離本項(xiàng)發(fā)明技術(shù)思想的范圍內(nèi)，進(jìn)行多樣的變更以及修改。本項(xiàng)發(fā)明的技術(shù)性范圍并不局限于說(shuō)明書(shū)上的內(nèi)容，必須要根據(jù)權(quán)利要求范圍來(lái)確定其技術(shù)性范圍。