本發(fā)明與BPSK擴頻接收系統(tǒng)有關。

背景技術：
：

對突發(fā)模式的BPSK擴頻系統(tǒng)，其動態(tài)門限是根據信號持續(xù)時間內的平均功率來計算的。當存在持續(xù)時間遠低于擴頻系統(tǒng)信號持續(xù)時間的短脈沖信號，就會出虛警，當虛警太多時就會干擾BPSK擴頻系統(tǒng)的正常通信。目前市場上突發(fā)模式的BPSK擴頻系統(tǒng)針對短脈沖干擾的接收機大部分都是對虛警進行判斷后再丟棄，這個方法存在丟失目標的問題，即虛警太多系統(tǒng)處理不過來，直接導致某些發(fā)射單元不被認識，存在很大的安全隱患。

技術實現要素：

為了抑制短脈沖干擾，需要使用到這個技術。

本發(fā)明的目的是提供一種抑制短脈沖干擾的BPSK擴頻系統(tǒng)抗脈沖干擾方法。

本發(fā)明是這樣實現的：

信號采集單元以80M的速率采集60MHz的中頻信號，數據采集完成后輸數字下變頻單元進行混頻、濾波、抽取得到20M速率的 I/Q基帶信號，I/Q基帶信號分為兩路其中一路給BPSK相關器，BPSK相關器的匹配濾波器在本地產生的PN碼序列和I/Q基帶信號之間進行相關運算，然后這兩個匹配濾波器相關器的輸出使用CORDIC算法計算幅度和相位，幅度輸出作為檢驗樣本信號，與動態(tài)門限進行比較，另外一路給抗干擾動態(tài)門限產生單元對采集的信號實現一個動態(tài)門限計算，BPSK相關器、抗干擾動態(tài)門限產生單元的輸出信號給比較單元，比較單元最后輸出需要的相關峰信號，抗干擾動態(tài)門限產生單元有若干幅度平均計算單元分別與延時單元連接，幅度平均計算單元的輸出與最大值比較單元連接，最大值比較單元輸出相關峰。

本發(fā)明的效果如下：

本發(fā)明已經在某型的接收模塊上進行了使用，相比未使用抗脈沖干擾技術的接收模塊能夠實現抑制99%以上的脈沖干擾。

附圖說明：

圖1為本發(fā)明的框圖。

圖2 為本發(fā)明在某型接收機應用框圖。

具體實施方式：

信號采集單元以80M的速率采集60MHz的中頻信號，數據采集完成后輸數字下變頻單元進行混頻濾波得到I/Q基帶信號，I/Q基帶信號分為兩路其中一路給BPSK相關器，BPSK相關器的匹配濾波器在本地產生的PN碼序列和I/Q基帶信號之間進行相關運算，然后這兩個匹配濾波器相關器的輸出使用CORDIC算法計算幅度和相位，幅度輸出作為檢驗樣本信號，與動態(tài)門限進行比較。另外一路給抗干擾動態(tài)門限產生單元對采集的信號實現一個動態(tài)門限計算，BPSK相關器、抗干擾動態(tài)門限產生單元的輸出信號給比較單元，比較單元最后輸出需要的相關峰信號，抗干擾動態(tài)門限產生單元有若干幅度平均計算單元分別與延時單元連接，幅度平均計算單元計算輸入信號的瞬時幅度并進行滑窗平均以平滑噪聲的影響，延時單元通過移動寄存器實現對幅度平均計算單元輸出結果的延時輸出使動態(tài)門限產生單元的輸出結果在時域上與BPSK相關器輸出等寬，幅度平均計算單元的輸出與最大值比較單元連接，最大值比較單元比較多個輸入信號選其中最大的一個進行輸出，即動態(tài)門限信號。檢驗樣本信號比動態(tài)門限信號大則輸出相關峰。

接收機是一個典型的一次變頻接收機，輸出60MHz的中頻，給80MHz的A/D進行采樣，輸出16位的數字信號給FPGA進行數字信號處理，抗脈沖干擾的相關軟件就燒結在FPGA芯片內，完成數字化的60MHz中頻信號的處理，其中抗脈沖干擾的相關軟件就是圖1中的整個內容，一個模塊是抗干擾門限的一個軟件算法，另一個模塊是相關器，完成系統(tǒng)要求的輸出相關峰的任務。

a)抗干擾動態(tài)門限產生單元抗脈沖干擾實現如下：

抗脈沖干擾實現部分包含幅度平均計算、延時、最大值比較三個部分組成，主要是對采集的信號實現一個動態(tài)門限計算的功能；

b)幅度計算平均計算平均的數據點為BPSK信號持續(xù)時間的1/8，數據延時單元共有8個，這樣共有8個不同時間點上的數據進行最大值比較，如此形成的門限可以包括整個相關后的信號；

c)當有短脈沖干擾時，由于幅度計算平均的時間很短，因此短時間內動態(tài)門限就可以上升到超過相關后信號的幅度從而抑制虛警，對正常的信號動態(tài)門限的幅度不變，可以正常出相關峰。