本發(fā)明涉及一種圖像處理系統(tǒng)，屬于數(shù)字信號(hào)處理領(lǐng)域。
背景技術(shù)：
：目前，隨著計(jì)算機(jī)網(wǎng)絡(luò)通信及嵌入式技術(shù)的發(fā)展，圖像采集系統(tǒng)被廣泛應(yīng)用于生物特征識(shí)別、數(shù)字信號(hào)處理等多個(gè)領(lǐng)域中。圖像信號(hào)作為圖像采集系統(tǒng)中的輸入源，是通信信息系統(tǒng)研究的關(guān)鍵問(wèn)題之一。傳統(tǒng)的圖像采集系統(tǒng)大都依靠計(jì)算機(jī)的軟硬件來(lái)實(shí)現(xiàn)。然而，這種計(jì)算機(jī)參與的系統(tǒng)應(yīng)用場(chǎng)合受到很大限制，難以在工業(yè)或軍事等復(fù)雜環(huán)境下靈活運(yùn)用。技術(shù)實(shí)現(xiàn)要素：有鑒于此，本發(fā)明目的是提供一種實(shí)現(xiàn)了無(wú)PC參與，具備比ARM等其他嵌入式系統(tǒng)更高的計(jì)算運(yùn)算效率，具有低功耗、低成本、高可靠性和可擴(kuò)展性強(qiáng)的圖像處理系統(tǒng)。為了解決上述技術(shù)問(wèn)題，本發(fā)明的技術(shù)方案是：一種圖像處理系統(tǒng)，由算法處理核心DSP芯片、圖像采集傳感器、邏輯轉(zhuǎn)換芯片和圖像存儲(chǔ)器組成，當(dāng)進(jìn)行圖像信號(hào)采集時(shí)，算法處理核心DSP芯片利用I2C總線對(duì)圖像采集傳感器進(jìn)行初始化設(shè)置，圖像采集傳感器完成圖像的攝取和A/D變換并按照設(shè)置的格式輸出圖像數(shù)據(jù)信息，算法處理核心DSP芯片讀取經(jīng)過(guò)邏輯轉(zhuǎn)換芯片進(jìn)行邏輯變換的圖像數(shù)據(jù)信號(hào)，并將它們存儲(chǔ)到圖像存儲(chǔ)器中。進(jìn)一步的，所述算法處理核心DSP芯片為T(mén)MS320VC5509。進(jìn)一步的，所述圖像采集傳感器為OV7620。進(jìn)一步的，所述邏輯轉(zhuǎn)換芯片為CPLDEPM7032。進(jìn)一步的，所述圖像存儲(chǔ)器為SDRAM。本系統(tǒng)對(duì)基于DSP的嵌入式圖像采集系統(tǒng)設(shè)計(jì)進(jìn)行研究，提出了以TIDSPC5000為算法處理核心、AVR單片機(jī)負(fù)責(zé)系統(tǒng)控制和管理、CMOS傳感器采集圖像信號(hào)源、CPLD作為信號(hào)轉(zhuǎn)換模塊及SDRAM為存儲(chǔ)單元的設(shè)計(jì)方案。本發(fā)明技術(shù)效果主要體現(xiàn)在以下方面：實(shí)現(xiàn)了無(wú)PC參與的圖像信號(hào)的便攜式實(shí)時(shí)采集和存儲(chǔ)，數(shù)字信號(hào)處理DSP采用哈佛架構(gòu)，具備比ARM等其他嵌入式系統(tǒng)更高的計(jì)算運(yùn)算效率?；诖朔椒▽?shí)現(xiàn)的圖像處理系統(tǒng)具有低功耗、低成本、高可靠性、可擴(kuò)展性強(qiáng)等優(yōu)點(diǎn)。在大數(shù)據(jù)及互聯(lián)網(wǎng)+背景下，具有寬廣的應(yīng)用場(chǎng)景。附圖說(shuō)明圖1為本發(fā)明的圖像處理系統(tǒng)的整體框圖；圖2為本發(fā)明的圖像處理系統(tǒng)的SCCB寫(xiě)寄存器的流程圖；圖3為本發(fā)明的圖像處理系統(tǒng)的圖像采集傳感器的工作時(shí)序圖；圖4為本發(fā)明的圖像處理系統(tǒng)的邏輯轉(zhuǎn)換芯片的邏輯變換電路圖。具體實(shí)施方式以下結(jié)合附圖，對(duì)本發(fā)明的具體實(shí)施方式作進(jìn)一步詳述，以使本發(fā)明技術(shù)方案更易于理解和掌握。參閱圖1所示，本系統(tǒng)主要由算法處理核心DSP芯片TMS320VC5509、圖像采集傳感器OV7620、邏輯轉(zhuǎn)換芯片CPLDEPM7032和圖像存儲(chǔ)器MICRON公司的SDRAMMT48LC4M16A2TG組成，當(dāng)進(jìn)行圖像信號(hào)采集時(shí)，算法處理核心DSP利用I2C總線對(duì)CMOS傳感器OV7620進(jìn)行初始化設(shè)置，OV7620完成圖像的攝取和A/D變換并按照設(shè)置的格式輸出圖像數(shù)據(jù)信。DSP讀取經(jīng)過(guò)CPLD進(jìn)行邏輯變換的圖像數(shù)據(jù)信號(hào)，并將它們存儲(chǔ)到SDRAM中。DSP及OV7620的初始化配置：DSP及OV7620需要先進(jìn)行初始化配置，以確定圖像采集傳感器的工作模式、窗口大小、掃描方式、輸出數(shù)據(jù)格式等。這些參數(shù)是通過(guò)TMS320VC5509利用自帶的I2C模塊對(duì)OV7620上的SCCB接口進(jìn)行配置完成的。DSP對(duì)OV7620進(jìn)行初始化配置只需SCCB寫(xiě)寄存器，SCCB寫(xiě)寄存器的流程圖如圖2所示設(shè)置TMS320VC5509的I2C模塊為主設(shè)備，地址為0000H，OV7620作為從設(shè)備，SlaveaddressW地址為48H。DSP工作時(shí)鐘為144MHz，7位地址工作模式，傳輸速率為200kb/s。利用I2C總線對(duì)OV7620配置之前，需要先對(duì)DSP的I2C模塊進(jìn)行初始化。I2C初始化結(jié)構(gòu)如下：I2C_InitInit={0,/*7位尋址模式*/0x0000,/*自身地址*/144,/*工作時(shí)鐘MHz*/200,/*信息傳遞速率(10~500kb/s)*/0,/*接受或發(fā)送的位或字節(jié)數(shù)*/0,/*數(shù)字回環(huán)模式*/1,/*自由操作模式*/}調(diào)用初始化函數(shù)初始化I2C模塊I2C_setup(&Init)。編寫(xiě)SCCB寫(xiě)寄存器程序時(shí)需要注意的是，雖然OV7620的SlaveaddressW地址為48H，但是在CCS中設(shè)置的從設(shè)備地址是不包含讀寫(xiě)位的7位地址。因此，在CCS下從地址應(yīng)該設(shè)置為24H。DSP的I2C模塊初始化后，同樣，可以利用CCS的芯片支持庫(kù)實(shí)現(xiàn)OV7620的配置。由于OV7620接收I2C總線發(fā)送的多個(gè)數(shù)據(jù)時(shí)，其子地址遞增，因此在發(fā)送數(shù)據(jù)組里，第一個(gè)數(shù)據(jù)是子地址，后面依次是發(fā)送到該子地址及后面子地址的數(shù)據(jù)值。Uint16Config[25]={01,17,39,36,1,4,1,3,100,152,60,188,0,127,162,162,162,0,128,128,0,8,74,226,226,36};調(diào)用向I2C模塊寫(xiě)入發(fā)送數(shù)據(jù)函數(shù)。I2C_write(Config,25,1,0x24,1,30000);其中，第一個(gè)參數(shù)是指向要發(fā)送數(shù)據(jù)數(shù)組的指針，第二個(gè)參數(shù)是發(fā)送數(shù)據(jù)的長(zhǎng)度，第三個(gè)參數(shù)表示主從模式(0為從模式，1為主模式)，第四個(gè)參數(shù)是傳輸模式(1為起始+地址+數(shù)據(jù)(多個(gè))+結(jié)束)，第五個(gè)參數(shù)定義超時(shí)時(shí)間。CPLD邏輯變換設(shè)計(jì)：OV7620是OmniVision公司生產(chǎn)的一款高集成度的高分辨率(640×480)逐行/隔行掃描CMOS數(shù)字彩色/黑白視頻攝像芯片。圖3為0V7620的工作時(shí)序。其中PCLK為圖像傳感器的像素時(shí)鐘，Y信號(hào)為8位亮度信號(hào)，UV為8位色度信號(hào)，VSYNC為場(chǎng)同步信號(hào)，HREF為行同步信號(hào)，F(xiàn)ODD為奇偶場(chǎng)信號(hào)。圖像采集的一個(gè)關(guān)鍵問(wèn)題是解決DSP讀取并存儲(chǔ)OV7620采集的圖像數(shù)據(jù)。根據(jù)OV7620的工作時(shí)序可知，PCLK像素時(shí)鐘、VSYNC場(chǎng)同步信號(hào)、HREF行同步信號(hào)以及FODD奇偶場(chǎng)信號(hào)，都是上升沿觸發(fā)有效信號(hào)。因此，需要設(shè)計(jì)一個(gè)合理的邏輯變換系統(tǒng)來(lái)實(shí)現(xiàn)。不妨設(shè)計(jì)兩路控制信號(hào)接入DSP，設(shè)計(jì)兩個(gè)中斷子程序來(lái)實(shí)現(xiàn)采集。假設(shè)，INT1和INT2為兩個(gè)中斷子程序，分別用來(lái)接收VSYNC為場(chǎng)同步信號(hào)和HREF行同步信號(hào)。DSP的外部中斷為下降沿有效，結(jié)合OV7620的工作時(shí)序，可以設(shè)計(jì)兩個(gè)外部中斷的邏輯函數(shù)。（1）（2）根據(jù)邏輯函數(shù)，可得真值表。INT1與VSYNC之間的關(guān)系可以用真值表1所示。表1INT1與VSYNC的真值表VSYNCINT10110INT2與PCLK、HREF之間的關(guān)系可以用真值表2所示。表2INT2與PCLKHREF的真值表PCLKHREFINT2001011101110根據(jù)邏輯函數(shù)和真值表，進(jìn)而可以設(shè)計(jì)出用于實(shí)現(xiàn)OV7620和TMS320VC5509之間信號(hào)變換的邏輯電路圖，如圖4所示。經(jīng)過(guò)CPLDEPM7032的邏輯信號(hào)變換后，OV7620輸出的圖像數(shù)據(jù)控制信號(hào)PCLK、HREF和VSYNC轉(zhuǎn)變?yōu)榉峡捎行в|發(fā)DSP外部中斷的邏輯信號(hào)。這樣，就為DSPTMS320VC5509實(shí)現(xiàn)對(duì)圖像數(shù)據(jù)的讀取與存儲(chǔ)提供了硬件基礎(chǔ)。圖像采集和存儲(chǔ)中斷程序設(shè)計(jì)OV7620采集輸出的控制信號(hào)和數(shù)據(jù)信號(hào)經(jīng)過(guò)CPLD邏輯變換后，能夠產(chǎn)生兩個(gè)有效觸發(fā)DSP中斷的信號(hào)INT1和INT2。其中INT1是由場(chǎng)同步信號(hào)經(jīng)過(guò)非邏輯門(mén)運(yùn)算產(chǎn)生，而INT2是由像素時(shí)鐘PCLK和行同步信號(hào)HREF經(jīng)過(guò)與非門(mén)邏輯運(yùn)算產(chǎn)生。因此，可以設(shè)計(jì)INT2中斷子程序的功能為讀取存儲(chǔ)每行圖像數(shù)據(jù)。INT1信號(hào)在場(chǎng)同步信號(hào)VSYNC的每個(gè)上升沿觸發(fā)一次中斷，也就是說(shuō)，每發(fā)生一次INT1中斷就采集一場(chǎng)圖像數(shù)據(jù)。INT1和INT2中斷服務(wù)程序的關(guān)鍵代碼：interruptvoidVSYNC(void){*(volatileunsignedint*)IER1=0x0000;//外部中斷1禁止flag=flag+1;if(flag>1)*(volatileunsignedint*)IER0=0x0008;//外部中斷2使能else*(volatileunsignedint*)IER1=0x0001;//外部中斷1禁止}interruptvoidPCLK(void){*(volatileunsignedint*)IER0=0x0000;//外部中斷2禁止image_address[i]=((*image_origine)&0x00ff);//存儲(chǔ)每個(gè)像素圖像數(shù)據(jù)i=i+1;*(volatileunsignedint*)IER0=0x0008;//外部中斷2使能if(i>61439){asm("bsetintm");FLAG=1;*(volatileunsignedint*)IER0=0x0000;//外部中斷2禁止}}需要注意的是，中斷程序的設(shè)計(jì)中，每次進(jìn)去中斷服務(wù)程序時(shí)都需要先禁止該外部中斷使能，避免重復(fù)響應(yīng)中斷。同時(shí)，在完成中斷程序的功能之后退出中斷子程序之前應(yīng)重新開(kāi)啟該中斷服務(wù)程序使能，等待下一次中斷。本發(fā)明技術(shù)效果主要體現(xiàn)在以下方面：實(shí)現(xiàn)了無(wú)PC參與的圖像信號(hào)的便攜式實(shí)時(shí)采集和存儲(chǔ)，數(shù)字信號(hào)處理DSP采用哈佛架構(gòu)，具備比ARM等其他嵌入式系統(tǒng)更高的計(jì)算運(yùn)算效率?；诖朔椒▽?shí)現(xiàn)的圖像處理系統(tǒng)具有低功耗、低成本、高可靠性、可擴(kuò)展性強(qiáng)等優(yōu)點(diǎn)。在大數(shù)據(jù)及互聯(lián)網(wǎng)+背景下，具有寬廣的應(yīng)用場(chǎng)景。當(dāng)然，以上只是本發(fā)明的典型實(shí)例，除此之外，本發(fā)明還可以有其它多種具體實(shí)施方式，凡采用等同替換或等效變換形成的技術(shù)方案，均落在本發(fā)明要求保護(hù)的范圍之內(nèi)。當(dāng)前第1頁(yè)1 2 3