本發(fā)明涉及電子技術(shù)領(lǐng)域，尤其涉及一種傳輸信號的展頻解碼方法、終端及顯示裝置。

背景技術(shù)：

目前，所有會產(chǎn)生頻率信號的電子組件都是潛在的電磁干擾(EMI)源，這些信號將會影響如收音機、電視或者移動電話等電子產(chǎn)品的正常運作，更重要的是在高速信號傳輸過程中，由于高速信號存在能量反射現(xiàn)象，會導致EMI輻射能量過高，從而對人體產(chǎn)生損傷影響。

而展頻技術(shù)是目前最經(jīng)濟最有效地降低EMI的解決方案，其中展頻技術(shù)是指擴展頻譜(Spread Spectrum)技術(shù)，它是一種常用的無線通訊技術(shù)，其能夠?qū)⒏咚賯鬏斝盘柕墓潭ㄝ斎腩l率按照有規(guī)律的周期進行調(diào)整解調(diào)。一般情況，薄膜晶體管液晶顯示器(TFT-LCD)的數(shù)據(jù)信號均為高速傳輸信號，比較常見的有低電壓差分信號(Low-Voltage Differential Signaling，LVDS)、高清數(shù)字顯示接口(V-by-One)傳輸?shù)男盘?、高速串行接?mini-LVDS)傳輸?shù)男盘栆约巴ㄓ么薪涌?USIT)傳輸?shù)男盘柕取Ｄ壳?，展頻技術(shù)雖然能夠有效降低EMI輻射能量過高的問題，但是會使得定時控制器(TCON)對展頻調(diào)解過后的高速傳輸信號的接收變得較為困難，并有傳輸信號出現(xiàn)展頻解碼錯誤而造成顯示噪點的風險。

技術(shù)實現(xiàn)要素：

本發(fā)明實施例提供一種傳輸信號的展頻解碼方法、終端及顯示裝置，不僅可以有效降低EMI輻射能量，還能夠使得展頻調(diào)解過后的固定輸入信號易于被接收，同時還能避免因展頻解碼錯誤而造成的顯示噪點。

第一方面，本發(fā)明實施例提供了一種傳輸信號的展頻解碼方法，該方法包括，

獲取將進行展頻處理的輸入信號的固定輸入頻率，并將所述固定輸入頻率作為解碼頻率；

根據(jù)所述固定輸入頻率計算得到所述輸入信號在預設(shè)時間范圍內(nèi)的周期數(shù)N(N為大于或等于1的整數(shù))，其中每個周期均對應一個相應的展頻后的輸入頻率，所述預設(shè)時間范圍小于展頻調(diào)解周期的一半，所述展頻調(diào)解周期為對所述輸入信號進行展頻處理的周期；

判斷在所述預設(shè)時間范圍內(nèi)，大于/小于所述解碼頻率的展頻后的輸入頻率所對應的周期的數(shù)量與周期數(shù)N的比值是否大于或等于預設(shè)百分比；

若在所述預設(shè)時間范圍內(nèi)，大于/小于所述解碼頻率的展頻后的輸入頻率所對應的周期的數(shù)量與所述周期數(shù)N的比值大于或等于預設(shè)百分比，將所述解碼頻率加/減一階預設(shè)調(diào)整頻率值以得到新的解碼頻率；

將所述新的解碼頻率作為更新后的解碼頻率。

另一方面，本發(fā)明實施例提供了一種終端，該終端包括，

第一獲取單元，用于獲取將進行展頻處理的輸入信號的固定輸入頻率，并將所述固定輸入頻率作為解碼頻率；

第一計算單元，用于根據(jù)輸入頻率計算得到所述輸入信號在預設(shè)時間范圍內(nèi)的周期數(shù)N(N為大于或等于1的整數(shù))，其中每個周期均對應一個相應的展頻后的輸入頻率，所述預設(shè)時間范圍小于展頻調(diào)解周期的一半，所述展頻調(diào)解周期為對所述輸入信號進行展頻處理的周期；

判斷單元，用于判斷在所述預設(shè)時間范圍內(nèi)，大于/小于所述解碼頻率的展頻后的輸入頻率所對應的周期的數(shù)量與周期數(shù)N的比值是否大于或等于預設(shè)百分比；

調(diào)整單元，用于若在所述預設(shè)時間范圍內(nèi)，大于/小于所述解碼頻率的展頻后的輸入頻率所對應的周期的數(shù)量與所述周期數(shù)N的比值大于或等于預設(shè)百分比，將所述解碼頻率加/減一階預設(shè)調(diào)整頻率值以得到新的解碼頻率；

更新單元，用于將所述新的解碼頻率作為更新后的解碼頻率。

另一方面，本發(fā)明實施例還提供了一種顯示裝置，該顯示裝置包括，顯示面板以及控制單元，所述控制單元包括，

第一獲取單元，用于獲取將進行展頻處理的輸入信號的固定輸入頻率，并將所述固定輸入頻率作為解碼頻率；

第一計算單元，用于根據(jù)所述固定輸入頻率計算得到所述輸入信號在預設(shè)時間范圍內(nèi)的周期數(shù)N(N為大于或等于1的整數(shù))，其中每個周期均對應一個相應的展頻后的輸入頻率，所述預設(shè)時間范圍小于展頻調(diào)解周期的一半，所述展頻調(diào)解周期為對所述輸入信號進行展頻處理的周期；

判斷單元，用于判斷在所述預設(shè)時間范圍內(nèi)，大于/小于所述解碼頻率的展頻后的輸入頻率所對應的周期的數(shù)量與周期數(shù)N的比值是否大于或等于預設(shè)百分比；

調(diào)整單元，用于若在所述預設(shè)時間范圍內(nèi)，大于/小于所述解碼頻率的展頻后的輸入頻率所對應的周期的數(shù)量與所述周期數(shù)N的比值大于或等于預設(shè)百分比，將所述解碼頻率加/減一階預設(shè)調(diào)整頻率值以得到新的解碼頻率；

更新單元，用于將所述新的解碼頻率作為更新后的解碼頻率。

本發(fā)明實施例不僅可以有效降低EMI輻射能量，還能夠使得展頻調(diào)解過后的固定輸入信號易于被接收，避免因展頻解碼錯誤而造成的顯示噪點，提高了高速傳輸信號在展頻調(diào)制解調(diào)過程中的精準度，與此同時還減少制造成本，增加了展頻技術(shù)的適用性。

附圖說明

為了更清楚地說明本發(fā)明實施例技術(shù)方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1是本發(fā)明實施例提供的一種傳輸信號的展頻解碼方法的示意流程圖；

圖2a是本發(fā)明實施例中的展頻波形圖；

圖2b是本發(fā)明實施例中的另一展頻波形圖；

圖3是本發(fā)明另一實施例提供的一種傳輸信號的展頻解碼方法的示意流程圖；

圖4是圖3中步驟S204的子步驟的示意流程圖；

圖5是圖4中步驟S301的子步驟的示意流程圖；

圖6本發(fā)明實施例提供的一種終端的示意性框圖；

圖7是本發(fā)明另一實施例提供的一種終端示意性框圖；

圖8是圖7中調(diào)整單元204的子單元的示意性框圖；

圖9是圖8中第二獲取單元301的子單元的示意性框圖；

圖10是本發(fā)明實施例提供的一種顯示裝置的示意性框圖；

圖11是本發(fā)明另一實施例提供的一種終端示意性框圖。

具體實施方式

下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。

應當理解，當在本說明書和所附權(quán)利要求書中使用時，術(shù)語“包括”和“包含”指示所描述特征、整體、步驟、操作、元素和/或組件的存在，但并不排除一個或多個其它特征、整體、步驟、操作、元素、組件和/或其集合的存在或添加。

還應當理解，在此本發(fā)明說明書中所使用的術(shù)語僅僅是出于描述特定實施例的目的而并不意在限制本發(fā)明。如在本發(fā)明說明書和所附權(quán)利要求書中所使用的那樣，除非上下文清楚地指明其它情況，否則單數(shù)形式的“一”、“一個”及“該”意在包括復數(shù)形式。還應當進一步理解，在本發(fā)明說明書和所附權(quán)利要求書中使用的術(shù)語“和/或”是指相關(guān)聯(lián)列出的項中的一個或多個的任何組合以及所有可能組合，并且包括這些組合。

參見圖1，是本發(fā)明實施例提供一種傳輸信號的展頻解碼方法的示意流程圖，如圖所示的方法可包括以下步驟，

步驟S101，獲取將進行展頻處理的輸入信號的固定輸入頻率，并將所述固定輸入頻率作為解碼頻率。

其中，展頻功能會將高速傳輸?shù)妮斎胄盘柕墓潭ㄝ斎腩l率按照有規(guī)律的周期進行調(diào)整調(diào)解。例如，一般情況下，TFT液晶顯示器所使用的低電壓差分信號(Low-Voltage Differential Signaling，LVDS)為高速傳輸信號。LVDS信號的固定輸入頻率可以為75MHz，展頻調(diào)解變化頻率可以為100kHz。展頻調(diào)解變化頻率越大，對展頻設(shè)備的要求就越高，目前通用的展頻調(diào)解變化頻率的范圍可以達到200Hz，甚至更高。當LVDS信號的展頻調(diào)解變化頻率為100kHz時，允許固定輸入頻率變化的最大浮動范圍百分比可以為正負2％，即輸入頻率在73.5MHz至76.5MHz范圍內(nèi)進行變化。

步驟S102，根據(jù)所述固定輸入頻率計算得到所述輸入信號在預設(shè)時間范圍內(nèi)的周期數(shù)N(N為大于或等于1的整數(shù))，其中每個周期均對應一個相應的展頻后的輸入頻率，所述預設(shè)時間范圍小于展頻調(diào)解周期的一半，所述展頻調(diào)解周期為對所述輸入信號進行展頻處理的周期。

其中，根據(jù)固定輸入頻率可以得到輸入信號的周期，故可以得到預設(shè)時間范圍內(nèi)的輸入信號的周期數(shù)N，其中N要為大于或等于1的整數(shù)。例如，如圖2a所示，LVDS信號的固定輸入頻率可以為75MHz，展頻調(diào)解變化頻率可以為100kHz，因所述展頻調(diào)解周期為對所述輸入信號進行展頻處理的周期，故展頻調(diào)解周期T可以為100μs。如圖2b所示，預設(shè)時間范圍t1內(nèi)包括N個周期的輸入信號。同時，預設(shè)時間范圍t1小于展頻調(diào)解周期T的一半。

步驟S103，判斷在所述預設(shè)時間范圍內(nèi)，大于/小于所述解碼頻率的展頻后的輸入頻率所對應的周期的數(shù)量與周期數(shù)N的比值是否大于或等于預設(shè)百分比。

其中，在預設(shè)時間范圍t1內(nèi)，不同的周期接收到的展頻后的輸入信號不一樣，若大于解碼頻率的接收到的展頻后的輸入信號所對應的周期的數(shù)量與周期數(shù)N的比值大于或等于預設(shè)百分比，那么則說明展頻后的輸入信號大部分偏大，此時只有相應地增大解碼頻率，才能夠使得展頻解碼更為精準，減少顯示噪點的產(chǎn)生。同理，若小于解碼頻率的接收到的展頻后的輸入信號所對應的周期的數(shù)量與周期數(shù)N的比值大于或等于預設(shè)百分比，那么則說明展頻后的輸入信號大部分偏小，此時只有相應地減小解碼頻率，才能夠是的展頻解碼更為精準，減少顯示噪點的產(chǎn)生。故，需要對解碼頻率與展頻后的輸入頻率進行對比，并將對比結(jié)果進行進一步判斷。作為優(yōu)選的，所述預設(shè)百分比大于百分之五十。

步驟S104，若在所述預設(shè)時間范圍內(nèi)，大于/小于所述解碼頻率的展頻后的輸入頻率所對應的周期的數(shù)量與所述周期數(shù)N的比值大于或等于預設(shè)百分比，將所述解碼頻率加/減一階預設(shè)調(diào)整頻率值以得到新的解碼頻率。

其中，在預設(shè)時間范圍t1內(nèi)，若大于解碼頻率的接收到的展頻后的輸入信號所對應的周期的數(shù)量與周期數(shù)N的比值大于或等于預設(shè)百分比，那么要將所述解碼頻率加一階預設(shè)調(diào)整頻率值以得到新的解碼頻率。其中，每一個預設(shè)時間范圍t1可對應一階預設(shè)調(diào)整頻率值，每一階預設(shè)調(diào)整頻率值可以根據(jù)實際情況進行相應的設(shè)定。

具體的，例如，如圖2a和2b所示，當LVDS信號的固定輸入頻率為75MHz，預設(shè)時間范圍t1為500ns時，可知LVDS信號的周期大約為13.3ns，故可知預設(shè)時間范圍t1包37.6個周期，即大約40個周期，此時N等于40。若此時預設(shè)百分比為60％，那么此時，只要有大于或等于24個周期的接收到的展頻后的輸入頻率大于解碼頻率，則要將所述解碼頻率加一階預設(shè)調(diào)整頻率值以得到新的解碼頻率。同理，只要有大于或等于24個周期的接收到的展頻后的輸入頻率小于解碼頻率，則要將所述解碼頻率減一階預設(shè)調(diào)整頻率值以得到新的解碼頻率。

步驟S105，將所述新的解碼頻率作為更新后的解碼頻率。

其中，得到新的解碼頻率后，需要對原來的解碼頻率進行更新，此時，獲得的新的解碼頻率即為更新后的解碼頻率，以方便后續(xù)的展頻解碼能夠繼續(xù)進行，即保證后續(xù)接收到的輸入信號能夠以相同的方法進行展頻解碼，以保證顯示效果，避免顯示噪點的產(chǎn)生。

參見圖3，是本發(fā)明另一實施例提供一種傳輸信號的展頻解碼方法的示意流程圖，如圖所示的方法可包括以下步驟，

步驟S201，獲取將進行展頻處理的輸入信號的固定輸入頻率，并將所述固定輸入頻率作為解碼頻率。

步驟S202，根據(jù)所述固定輸入頻率計算得到所述輸入信號在預設(shè)時間范圍內(nèi)的周期數(shù)N(N為大于或等于1的整數(shù))，其中每個周期均對應一個相應的展頻后的輸入頻率，所述預設(shè)時間范圍小于展頻調(diào)解周期的一半，所述展頻調(diào)解周期為對所述輸入信號進行展頻處理的周期。

步驟S202′，計算所述展頻調(diào)解周期與所述預設(shè)時間范圍的比值以得到調(diào)整階數(shù)M(M為大于或等于2的整數(shù))，每一調(diào)整階均對應有一階預設(shè)調(diào)整頻率值。

其中，如圖2a和2b所示，例如，當LVDS信號的固定輸入頻率為75MHz，展頻調(diào)解變化頻率為100kHz，展頻調(diào)解周期T為100μs，預設(shè)時間范圍t1為500ns時，根據(jù)展頻調(diào)解周期T和預設(shè)時間范圍t1可得出調(diào)整階數(shù)M為200個。

步驟S203，判斷在所述預設(shè)時間范圍內(nèi)，大于/小于所述解碼頻率的展頻后的輸入頻率所對應的周期的數(shù)量與周期數(shù)N的比值是否大于或等于預設(shè)百分比。

步驟S204，若在所述預設(shè)時間范圍內(nèi)，大于/小于所述解碼頻率的展頻后的輸入頻率所對應的周期的數(shù)量與所述周期數(shù)N的比值大于或等于預設(shè)百分比，將所述解碼頻率加/減一階預設(shè)調(diào)整頻率值以得到新的解碼頻率。

其中，作為優(yōu)選的，參見圖4，步驟S204具體包括，

步驟S301，獲取展頻后的輸入信號的幅度值。其中，例如當LVDS信號的固定輸入頻率為75MHz，展頻調(diào)解變化頻率為100kHz時，允許固定輸入頻率變化的最大浮動范圍百分比可以為正負2％，即輸入頻率在73.5MHz至76.5MHz范圍內(nèi)進行變化，故幅度值為3MHz。

作為進一步優(yōu)選的，參見圖5，步驟S301具體包括，

步驟S401，獲取展頻后的輸入信號的最大輸入信號頻率Fmax。其中，F(xiàn)max可以為73.5MHz。

步驟S402，獲取展頻后的輸入信號的最小輸入信號頻率Fmin。其中，F(xiàn)min可以為76.5MHz。

步驟S403，將所述最大輸入信號頻率與最小輸入信號頻率的差值作為幅度值。其中，幅度值即可以為3MHz。

步驟S302，計算所述幅度值與調(diào)整階數(shù)M的比值以得到每一階的平均調(diào)整頻率值。

例如，當調(diào)整階數(shù)M為200個時，那么可知每100階即對應一個幅度值，即每一階的平均調(diào)整頻率值即為0.03MHz。

步驟S303，將所述解碼頻率加/減一階平均調(diào)整頻率值以得到新的解碼頻率。

其中，加一階平均調(diào)整頻率值，即在原來解碼頻率的數(shù)值上增加0.03MHz；減一階平均調(diào)整頻率值，即在原來解碼頻率的數(shù)值上減去0.03MHz。例如，當LVDS信號的固定輸入頻率為75MHz，展頻調(diào)解變化頻率為100kHz，展頻調(diào)解周期T為100μs，預設(shè)時間范圍t1為500ns時，若原來的解碼頻率為75MHz，且在500ns中有大于或等于24個周期的展頻后的輸入頻率大于75MHz，那么得到的新的解碼頻率即為75.03MHz。同理，若原來的解碼頻率為75MHz，且在500ns中有大于或等于24個周期的展頻后的輸入頻率小于75MHz，那么得到的新的解碼頻率即為74.97MHz。

步驟S205，將所述新的解碼頻率作為更新后的解碼頻率。

其中，得到新的解碼頻率后，需要對原來的解碼頻率進行更新，此時，獲得的新的解碼頻率即為更新后的解碼頻率，以方便后續(xù)的展頻解碼能夠繼續(xù)進行。

參見圖6，是本發(fā)明實施例提供的一種終端的示意框圖，如圖所示的終端100可以包括，

第一獲取單元101，用于獲取將進行展頻處理的輸入信號的固定輸入頻率，并將所述固定輸入頻率作為解碼頻率。

其中，展頻功能會將高速傳輸?shù)妮斎胄盘柕墓潭ㄝ斎腩l率按照有規(guī)律的周期進行調(diào)整調(diào)解。例如，一般情況下，TFT液晶顯示器所使用的低電壓差分信號(Low-Voltage Differential Signaling，LVDS)為高速傳輸信號。LVDS信號的固定輸入頻率可以為75MHz，展頻調(diào)解變化頻率可以為100kHz。展頻調(diào)解變化頻率越大，對展頻設(shè)備的要求就越高，目前通用的展頻調(diào)解變化頻率的范圍可以達到200Hz，甚至更高。當LVDS信號的展頻調(diào)解變化頻率為100kHz時，允許固定輸入頻率變化的最大浮動范圍百分比可以為正負2％，即輸入頻率在73.5MHz至76.5MHz范圍內(nèi)進行變化。

第一計算單元102，用于根據(jù)所述固定輸入頻率計算得到所述輸入信號在預設(shè)時間范圍內(nèi)的周期數(shù)N(N為大于或等于1的整數(shù))，其中每個周期均對應一個相應的展頻后的輸入頻率，所述預設(shè)時間范圍小于展頻調(diào)解周期的一半，所述展頻調(diào)解周期為對所述輸入信號進行展頻處理的周期。

其中，根據(jù)固定輸入頻率可以得到輸入信號的周期，故可以得到預設(shè)時間范圍內(nèi)的輸入信號的周期數(shù)N，其中N要為大于或等于1的整數(shù)。例如，如圖2a所示，LVDS信號的固定輸入頻率可以為75MHz，展頻調(diào)解變化頻率可以為100kHz，因所述展頻調(diào)解周期為對所述輸入信號進行展頻處理的周期，故展頻調(diào)解周期T可以為100μs。如圖2b所示，預設(shè)時間范圍t1內(nèi)包括N個周期的輸入信號。同時，預設(shè)時間范圍t1小于展頻調(diào)解周期T的一半。

判斷單元103，用于判斷在所述預設(shè)時間范圍內(nèi)，大于/小于所述解碼頻率的展頻后的輸入頻率所對應的周期的數(shù)量與周期數(shù)N的比值是否大于或等于預設(shè)百分比。

其中，在預設(shè)時間范圍t1內(nèi)，不同的周期接收到的展頻后的輸入信號不一樣，若大于解碼頻率的接收到的展頻后的輸入信號所對應的周期的數(shù)量與周期數(shù)N的比值大于或等于預設(shè)百分比，那么則說明展頻后的輸入信號大部分偏大，此時只有相應地增大解碼頻率，才能夠使得展頻解碼更為精準，減少顯示噪點的產(chǎn)生。同理，若小于解碼頻率的接收到的展頻后的輸入信號所對應的周期的數(shù)量與周期數(shù)N的比值大于或等于預設(shè)百分比，那么則說明展頻后的輸入信號大部分偏小，此時只有相應地減小解碼頻率，才能夠是的展頻解碼更為精準，減少顯示噪點的產(chǎn)生。故，需要對解碼頻率與展頻后的輸入頻率進行對比，并將對比結(jié)果進行進一步判斷。作為優(yōu)選的，所述預設(shè)百分比大于百分之五十。

調(diào)整單元104，用于若在所述預設(shè)時間范圍內(nèi)，大于/小于所述解碼頻率的展頻后的輸入頻率所對應的周期的數(shù)量與所述周期數(shù)N的比值大于或等于預設(shè)百分比，將所述解碼頻率加/減一階預設(shè)調(diào)整頻率值以得到新的解碼頻率。

其中，在預設(shè)時間范圍t1內(nèi)，若大于解碼頻率的接收到的展頻后的輸入信號所對應的周期的數(shù)量與周期數(shù)N的比值大于或等于預設(shè)百分比，那么要將所述解碼頻率加一階預設(shè)調(diào)整頻率值以得到新的解碼頻率。其中，每一個預設(shè)時間范圍t1可對應一階預設(shè)調(diào)整頻率值，每一階預設(shè)調(diào)整頻率值可以根據(jù)實際情況進行相應的設(shè)定。

具體的，例如，如圖2a和2b所示，當LVDS信號的固定輸入頻率為75MHz，預設(shè)時間范圍t1為500ns時，可知LVDS信號的周期大約為13.3ns，故可知預設(shè)時間范圍t1包37.6個周期，即大約40個周期，此時N等于40。若此時預設(shè)百分比為60％，那么此時，只要有大于或等于24個周期的接收到的展頻后的輸入頻率大于解碼頻率，則要將所述解碼頻率加一階預設(shè)調(diào)整頻率值以得到新的解碼頻率。同理，只要有大于或等于24個周期的接收到的展頻后的輸入頻率小于解碼頻率，則要將所述解碼頻率減一階預設(shè)調(diào)整頻率值以得到新的解碼頻率。

更新單元105，用于將所述新的解碼頻率作為更新后的解碼頻率。

其中，得到新的解碼頻率后，需要對原來的解碼頻率進行更新，此時，獲得的新的解碼頻率即為更新后的解碼頻率，以方便后續(xù)的展頻解碼能夠繼續(xù)進行，即保證后續(xù)接收到的輸入信號能夠以相同的方法進行展頻解碼，以保證顯示效果，避免顯示噪點的產(chǎn)生。

參見圖7，是本發(fā)明另一實施例提供的一種終端示意框圖，如圖所示的終端200可以包括，

第一獲取單元201，用于獲取將進行展頻處理的輸入信號的固定輸入頻率，并將所述固定輸入頻率作為解碼頻率。

第一計算單元202，用于根據(jù)所述輸入頻率計算得到所述輸入信號在預設(shè)時間范圍內(nèi)的周期數(shù)N(N為大于或等于1的整數(shù))，其中每個周期均對應一個相應的展頻后的輸入頻率，所述預設(shè)時間范圍小于展頻調(diào)解周期的一半，所述展頻調(diào)解周期為對所述輸入信號進行展頻處理的周期。

第二計算單元202′，用于計算所述展頻調(diào)解周期與所述預設(shè)時間范圍的比值以得到調(diào)整階數(shù)M(M為大于或等于2的整數(shù))，每一調(diào)整階均對應有一階預設(shè)調(diào)整頻率值。

其中，如圖2a和2b所示，例如，當LVDS信號的固定輸入頻率為75MHz，展頻調(diào)解變化頻率為100kHz，展頻調(diào)解周期T為100μs，預設(shè)時間范圍t1為500ns時，根據(jù)展頻調(diào)解周期T和預設(shè)時間范圍t1可得出調(diào)整階數(shù)M為200個。

判斷單元203，用于判斷在所述預設(shè)時間范圍內(nèi)，大于/小于所述解碼頻率的展頻后的輸入頻率所對應的周期的數(shù)量與周期數(shù)N的比值是否大于或等于預設(shè)百分比。

調(diào)整單元204，用于若在所述預設(shè)時間范圍內(nèi)，大于/小于所述解碼頻率的展頻后的輸入頻率所對應的周期的數(shù)量與所述周期數(shù)N的比值大于或等于預設(shè)百分比，將所述解碼頻率加/減一階預設(shè)調(diào)整頻率值以得到新的解碼頻率。

其中，作為優(yōu)選的，參見圖8，所述調(diào)整單元204具體包括，

第二獲取單元301，用于獲取展頻后的輸入信號的幅度值。其中，例如當LVDS信號的固定輸入頻率為75MHz，展頻調(diào)解變化頻率為100kHz時，允許固定輸入頻率變化的最大浮動范圍百分比可以為正負2％，即輸入頻率在73.5MHz至76.5MHz范圍內(nèi)進行變化，故幅度值為3MHz。

作為進一步優(yōu)選的，參見圖9，所述第二獲取單元301具體包括，

第一處理單元401，用于獲取展頻后的輸入信號的最大輸入信號頻率Fmax。其中，F(xiàn)max可以為73.5MHz。

第二處理單元402，用于獲取展頻后的輸入信號的最小輸入信號頻率Fmin。其中，F(xiàn)min可以為76.5MHz。

確定單元403，用于將所述最大輸入信號頻率與最小輸入信號頻率的差值作為幅度值。其中，幅度值即可以為3MHz。

第三計算單元302，用于計算所述幅度值與調(diào)整階數(shù)M的比值以得到每一階的平均調(diào)整頻率值。

例如，當調(diào)整階數(shù)M為200個時，那么可知每100階即對應一個幅度值，即每一階的平均調(diào)整頻率值即為0.03MHz。

加減單元303，用于將所述解碼頻率加/減一階平均調(diào)整頻率值以得到新的解碼頻率。

其中，加一階平均調(diào)整頻率值，即在原來解碼頻率的數(shù)值上增加0.03MHz；減一階平均調(diào)整頻率值，即在原來解碼頻率的數(shù)值上減去0.03MHz。例如，當LVDS信號的固定輸入頻率為75MHz，展頻調(diào)解變化頻率為100kHz，展頻調(diào)解周期T為100μs，預設(shè)時間范圍t1為500ns時，若原來的解碼頻率為75MHz，且在500ns中有大于或等于24個周期的展頻后的輸入頻率大于75MHz，那么得到的新的解碼頻率即為75.03MHz。同理，若原來的解碼頻率為75MHz，且在500ns中有大于或等于24個周期的展頻后的輸入頻率小于75MHz，那么得到的新的解碼頻率即為74.97MHz。

更新單元205，用于將所述新的解碼頻率作為更新后的解碼頻率。

其中，得到新的解碼頻率后，需要對原來的解碼頻率進行更新，此時，獲得的新的解碼頻率即為更新后的解碼頻率，以方便后續(xù)的展頻解碼能夠繼續(xù)進行。

另外，參見圖10，本發(fā)明實施例還提供了一種顯示裝置，該顯示裝置500包括顯示面板501以及控制單元502，顯示面板501可以是液晶顯示面板。該顯示裝置500還包括，

第一獲取單元601，用于獲取將進行展頻處理的輸入信號的固定輸入頻率，并將所述固定輸入頻率作為解碼頻率；

第一計算單元602，用于根據(jù)所述固定輸入頻率計算得到所述輸入信號在預設(shè)時間范圍內(nèi)的周期數(shù)N(N為大于或等于1的整數(shù))，其中每個周期均對應一個相應的展頻后的輸入頻率，所述預設(shè)時間范圍小于展頻調(diào)解周期的一半，所述展頻調(diào)解周期為對所述輸入信號進行展頻處理的周期；

判斷單元603，用于判斷在所述預設(shè)時間范圍內(nèi)，大于/小于所述解碼頻率的展頻后的輸入頻率所對應的周期的數(shù)量與周期數(shù)N的比值是否大于或等于預設(shè)百分比；

調(diào)整單元604，用于若在所述預設(shè)時間范圍內(nèi)，大于/小于所述解碼頻率的展頻后的輸入頻率所對應的周期的數(shù)量與所述周期數(shù)N的比值大于或等于預設(shè)百分比，將所述解碼頻率加/減一階預設(shè)調(diào)整頻率值以得到新的解碼頻率；

更新單元605，用于將所述新的解碼頻率作為更新后的解碼頻率。

參見圖11，是本發(fā)明另一實施例提供的一種終端示意框圖。如圖所示的本實施例中的終端可以包括：一個或多個處理器701；一個或多個輸入設(shè)備702，一個或多個輸出設(shè)備703和存儲器704。上述處理器701、輸入設(shè)備702、輸出設(shè)備703和存儲器704通過總線705連接。存儲器702用于存儲指令，處理器701用于執(zhí)行存儲器702存儲的指令。

其中，處理器701用于獲取將進行展頻處理的輸入信號的固定輸入頻率，并將固定輸入頻率作為解碼頻率；根據(jù)固定輸入頻率計算得到輸入信號在預設(shè)時間范圍內(nèi)的周期數(shù)N(N為大于或等于1的整數(shù))；判斷在預設(shè)時間范圍內(nèi)，大于/小于所述解碼頻率的展頻后的輸入頻率所對應的周期的數(shù)量與周期數(shù)N的比值是否大于或等于預設(shè)百分比；若在是，將解碼頻率加/減一階預設(shè)調(diào)整頻率值以得到新的解碼頻率；將所述新的解碼頻率作為更新后的解碼頻率；還用于計算所述展頻調(diào)解周期與所述預設(shè)時間范圍的比值以得到調(diào)整階數(shù)M(M為大于或等于2的整數(shù))，每一調(diào)整階均對應有一階預設(shè)調(diào)整頻率值。

進一步的，處理器701具體用于獲取展頻后的輸入信號的幅度值；計算所述幅度值與所述調(diào)整階數(shù)M的比值以得到每一階的平均調(diào)整頻率值；將所述解碼頻率加/減一階平均調(diào)整頻率值以得到新的解碼頻率。處理器701還具體用于獲取展頻后的輸入信號的最大輸入信號頻率；獲取展頻后的輸入信號的最小輸入信號頻率；將所述最大輸入信號頻率與最小輸入信號頻率的差值作為幅度值。

應當理解，在本發(fā)明實施例中，所稱處理器701可以是中央處理單元(Central Processing Unit，CPU)，該處理器還可以是其他通用處理器、數(shù)字信號處理器(Digital Signal Processor，DSP)、專用集成電路(Application Specific Integrated Circuit，ASIC)、現(xiàn)成可編程門陣列(Field-Programmable Gate Array，F(xiàn)PGA)或者其他可編程邏輯器件、分立門或者晶體管邏輯器件、分立硬件組件等。通用處理器可以是微處理器或者該處理器也可以是任何常規(guī)的處理器等。

輸入設(shè)備702可以包括觸控板、指紋采傳感器(用于采集用戶的指紋信息和指紋的方向信息)、麥克風等，輸出設(shè)備703可以包括顯示器(LCD等)、揚聲器等。

該存儲器704可以包括只讀存儲器和隨機存取存儲器，并向處理器701提供指令和數(shù)據(jù)。存儲器704的一部分還可以包括非易失性隨機存取存儲器。例如，存儲器704還可以存儲設(shè)備類型的信息。

具體實現(xiàn)中，本發(fā)明另一實施例中所描述的處理器701、輸入設(shè)備702、輸出設(shè)備703可執(zhí)行本發(fā)明實施例提供的傳輸信號的展頻解碼方法的實施例和另一實施例中所描述的實現(xiàn)方式，也可執(zhí)行本發(fā)明實施例所描述的終端的實現(xiàn)方式，在此不再贅述。

具體實現(xiàn)中，本發(fā)明另一實施例中描述的終端包括但不限于諸如具有觸摸敏感表面(例如，觸摸屏顯示器和/或觸摸板)的移動電話、膝上型計算機或平板計算機之類的其它便攜式設(shè)備。還應當理解的是，在某些實施例中，所述設(shè)備并非便攜式通信設(shè)備，而是具有觸摸敏感表面(例如，觸摸屏顯示器和/或觸摸板)的臺式計算機。

本領(lǐng)域普通技術(shù)人員可以意識到，結(jié)合本文中所公開的實施例描述的各示例的單元及算法步驟，能夠以電子硬件、計算機軟件或者二者的結(jié)合來實現(xiàn)，為了清楚地說明硬件和軟件的可互換性，在上述說明中已經(jīng)按照功能一般性地描述了各示例的組成及步驟。這些功能究竟以硬件還是軟件方式來執(zhí)行，取決于技術(shù)方案的特定應用和設(shè)計約束條件。專業(yè)技術(shù)人員可以對每個特定的應用來使用不同方法來實現(xiàn)所描述的功能，但是這種實現(xiàn)不應認為超出本發(fā)明的范圍。

所屬領(lǐng)域的技術(shù)人員可以清楚地了解到，為了描述的方便和簡潔，上述描述的終端和單元的具體工作過程，可以參考前述方法實施例中的對應過程，在此不再贅述。

在本申請所提供的幾個實施例中，應該理解到，所揭露的終端和方法，可以通過其它的方式實現(xiàn)。例如，以上所描述的裝置實施例僅僅是示意性的，例如，所述單元的劃分，僅僅為一種邏輯功能劃分，實際實現(xiàn)時可以有另外的劃分方式，例如多個單元或組件可以結(jié)合或者可以集成到另一個系統(tǒng)，或一些特征可以忽略，或不執(zhí)行。另外，所顯示或討論的相互之間的耦合或直接耦合或通信連接可以是通過一些接口、裝置或單元的間接耦合或通信連接，也可以是電的，機械的或其它的形式連接。

本發(fā)明實施例方法中的步驟可以根據(jù)實際需要進行順序調(diào)整、合并和刪減。

本發(fā)明實施例終端中的單元可以根據(jù)實際需要進行合并、劃分和刪減。

所述作為分離部件說明的單元可以是或者也可以不是物理上分開的，作為單元顯示的部件可以是或者也可以不是物理單元，即可以位于一個地方，或者也可以分布到多個網(wǎng)絡單元上?？梢愿鶕?jù)實際的需要選擇其中的部分或者全部單元來實現(xiàn)本發(fā)明實施例方案的目的。

另外，在本發(fā)明各個實施例中的各功能單元可以集成在一個處理單元中，也可以是各個單元單獨物理存在，也可以是兩個或兩個以上單元集成在一個單元中。上述集成的單元既可以采用硬件的形式實現(xiàn)，也可以采用軟件功能單元的形式實現(xiàn)。

所述集成的單元如果以軟件功能單元的形式實現(xiàn)并作為獨立的產(chǎn)品銷售或使用時，可以存儲在一個計算機可讀取存儲介質(zhì)中?；谶@樣的理解，本發(fā)明的技術(shù)方案本質(zhì)上或者說對現(xiàn)有技術(shù)做出貢獻的部分，或者該技術(shù)方案的全部或部分可以以軟件產(chǎn)品的形式體現(xiàn)出來，該計算機軟件產(chǎn)品存儲在一個存儲介質(zhì)中，包括若干指令用以使得一臺計算機設(shè)備(可以是個人計算機，服務器，或者網(wǎng)絡設(shè)備等)執(zhí)行本發(fā)明各個實施例所述方法的全部或部分步驟。而前述的存儲介質(zhì)包括：U盤、移動硬盤、只讀存儲器(ROM，Read-Only Memory)、隨機存取存儲器(RAM，Random Access Memory)、磁碟或者光盤等各種可以存儲程序代碼的介質(zhì)。

以上所述，僅為本發(fā)明的具體實施方式，但本發(fā)明的保護范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到各種等效的修改或替換，這些修改或替換都應涵蓋在本發(fā)明的保護范圍之內(nèi)。因此，本發(fā)明的保護范圍應以權(quán)利要求的保護范圍為準。