本實用新型涉及通信系統(tǒng)同步技術領域，特別涉及一種基帶信號位同步時鐘寬頻自適應提取裝置。

背景技術：

同步在通信系統(tǒng)中具有非常重要的作用，其性能的好壞直接影響通信系統(tǒng)的有效性和可靠性。其中位同步也稱碼元同步，是實現(xiàn)碼元信息正確恢復的首要條件。

在數(shù)字通信系統(tǒng)中，通常采用鎖相法提取位同步時鐘，一般由高穩(wěn)定石英晶體振蕩器、分頻器、相位比較器、脈沖加減控制器等部分組成。這種方法需要先驗知識，即已知碼元速率，由其決定分頻器的分頻系數(shù)，當碼元速率調(diào)整后，很難再次達到同步效果。

技術實現(xiàn)要素：

本實用新型的目的在于針對上述碼元速率調(diào)整或變化后自適應同步問題，利用最小脈寬檢測技術，對現(xiàn)有鎖相法進行改進，提出一種基于FPGA/CPLD的基帶信號位同步時鐘寬頻自適應提取裝置。

為了解決上述技術問題，本實用新型提供了一種基帶信號位同步時鐘寬頻自適應提取裝置，包括：信號預處理模塊，與該信號預處理模塊相連的位同步時鐘提取模塊。

進一步，所述信號預處理模塊包括：放大器模塊、濾波器模塊、脈沖整形模塊；所述信號預處理模塊適于再生經(jīng)信道衰減、濾波、噪聲干擾的基帶數(shù)據(jù)信號；所述放大器模塊適于放大經(jīng)信道衰減、濾波、噪聲干擾的基帶數(shù)據(jù)信號；所述濾波器模塊適于濾除帶外噪聲，改善信號質(zhì)量；所述脈沖整形模塊適于將濾波器輸出信號整形為高低電平信號，即再生基帶脈沖信號。

進一步，所述位同步時鐘提取模塊包括：系統(tǒng)時鐘、鎖存單元、邊沿檢測、最小脈寬檢測、相位檢測、同步脈沖形成；所述位同步時鐘提取模塊適于寬頻自適應提取信號預處理模塊提供的再生基帶數(shù)據(jù)信號位同步時鐘；所述鎖存單元、邊沿檢測、最小脈寬檢測、相位檢測、同步脈沖形成分別與系統(tǒng)時鐘相連；所述系統(tǒng)時鐘適于石英晶體振蕩器產(chǎn)生高穩(wěn)定度時鐘信號；所述鎖存單元適于緩存整形后的再生基帶信號，使之與系統(tǒng)時鐘同步；所述邊沿檢測適于檢測基帶信號上升沿和下降沿；所述最小脈寬檢測適于在較寬的頻帶范圍內(nèi)自適應檢測基帶信號的最小脈沖寬度，作為調(diào)整位同步時鐘輸出頻率參數(shù)的參考依據(jù)；所述相位檢測適于計算邊沿檢測的上升沿/下降沿信號與同步脈沖形成單元產(chǎn)生的位同步時鐘信號的相位差，作為調(diào)整位同步時鐘輸出的相位參數(shù)參考依據(jù)；所述同步脈沖形成適于根據(jù)相位差及最小脈寬產(chǎn)生位同步時鐘信號；所述信號預處理模塊適于硬件實現(xiàn)，所述位同步時鐘提取模塊適于采用硬件描述語言基于FPGA或CPLD實現(xiàn)；所述最小脈寬檢測，當最小脈寬較小時，適于采用等精度測量原理測量最小脈寬。

本實用新型的有益效果在于：

(1)采用FPGA或CPLD硬件實現(xiàn)位同步時鐘提取，成本低，適用于小型高速工作的時鐘提取電路。

(2)根據(jù)碼元速率自動跟蹤最小脈寬，自適應調(diào)整分頻系數(shù)，快速鎖定位同步時鐘頻率和相位。

(3)碼元速率較高時，采用等精度測量原理自動跟蹤最小脈寬，最小脈寬測量精度高。

附圖說明

下面結合附圖和實施例對本實用新型進一步說明。

圖1是本實用新型的基帶信號位同步時鐘寬頻自適應提取裝置實施例1的原理框圖；

圖2是本實用新型的基帶信號位同步時鐘寬頻自適應提取裝置實施例2工作方法流程圖。

具體實施方式

下面結合附圖對本實用新型作進一步詳細的說明。這些附圖均為簡化的示意圖，僅以示意方式說明本實用新型的基本結構，因此其僅顯示與本實用新型有關的構成。

實施例1

圖1是本實用新型的基帶信號位同步時鐘寬頻自適應提取裝置的原理框圖。

如圖1所示，本實用新型的一種基帶信號位同步時鐘寬頻自適應提取裝置，包括：信號預處理模塊，與該信號預處理模塊相連的位同步時鐘提取模塊。

具體地，所述信號預處理模塊包括：放大器模塊、濾波器模塊、脈沖整形模塊；所述信號預處理模塊適于再生經(jīng)信道衰減、濾波、噪聲干擾的基帶數(shù)據(jù)信號；所述放大器模塊適于放大經(jīng)信道衰減、濾波、噪聲干擾的基帶數(shù)據(jù)信號；所述濾波器模塊適于濾除帶外噪聲，改善信號質(zhì)量；所述脈沖整形模塊適于將濾波器輸出信號整形為高低電平信號，即再生基帶脈沖信號。

進一步，所述位同步時鐘提取模塊包括：系統(tǒng)時鐘、鎖存單元、邊沿檢測、最小脈寬檢測、相位檢測、同步脈沖形成；所述位同步時鐘提取模塊適于寬頻自適應提取信號預處理模塊提供的再生基帶數(shù)據(jù)信號位同步時鐘；所述鎖存單元、邊沿檢測、最小脈寬檢測、相位檢測、同步脈沖形成分別與系統(tǒng)時鐘相連；所述系統(tǒng)時鐘適于石英晶體振蕩器產(chǎn)生高穩(wěn)定度時鐘信號；所述鎖存單元適于緩存整形后的再生基帶信號，使之與系統(tǒng)時鐘同步；所述邊沿檢測適于檢測基帶信號上升沿和下降沿；所述最小脈寬檢測適于在較寬的頻帶范圍內(nèi)自適應檢測基帶信號的最小脈沖寬度，作為調(diào)整位同步時鐘輸出頻率參數(shù)的參考依據(jù)；所述相位檢測適于計算邊沿檢測的上升沿/下降沿信號與同步脈沖形成單元產(chǎn)生的位同步時鐘信號的相位差，作為調(diào)整位同步時鐘輸出的相位參數(shù)參考依據(jù)；所述同步脈沖形成適于根據(jù)相位差及最小脈寬產(chǎn)生位同步時鐘信號。

實施例2

在實施例1基礎上，本實用新型還提供了一種基帶信號位同步時鐘寬頻自適應提取工作方法實施過程，其中所述基帶信號位同步時鐘寬頻自適應提取裝置包括：信號預處理模塊，與該信號預處理模塊相連的位同步時鐘提取模塊。

進一步，一種基帶信號位同步時鐘寬頻自適應提取工作方法的具體實施過程如下：

圖2示出了本實用新型的基帶信號位同步時鐘寬頻自適應提取裝置的工作方法流程圖。

(1)接收基帶信號放大；

(2)根據(jù)基帶信號頻率范圍選取濾波器，將接收的基帶信號進行濾波；

(3)過零比較整形為高低電平脈沖信號；

(4)在FPGA或CPLD硬件平臺上實現(xiàn)位同步時鐘自適應提取。

進一步，在FPGA或CPLD硬件平臺上實現(xiàn)位同步時鐘自適應提取包括：

(1)鎖存整形后的基帶信號；

(2)檢測信號邊沿；

(3)最小脈寬檢測；

(4)相位差檢測；

(5)由同步脈沖形成單元根據(jù)最小脈沖寬度和相位差完成位同步時鐘的產(chǎn)生。

以上述依據(jù)本實用新型的理想實施例為啟示，通過上述的說明內(nèi)容，相關工作人員完全可以在不偏離本項實用新型技術思想的范圍內(nèi)，進行多樣的變更以及修改。本項實用新型的技術性范圍并不局限于說明書上的內(nèi)容，必須要根據(jù)權利要求范圍來確定其技術性范圍。