本實(shí)用新型涉及圖像采集領(lǐng)域，特別是涉及一種基于FPGA的無(wú)人機(jī)圖像采集系統(tǒng)及無(wú)人機(jī)。

背景技術(shù)：

隨著科技的發(fā)展，無(wú)人機(jī)類飛行設(shè)備開始進(jìn)入人們的視野，逐漸深入人們的生活。無(wú)人機(jī)飛行器的應(yīng)用范圍越來(lái)越廣，例如，在航拍、災(zāi)害控制以及測(cè)量監(jiān)控等領(lǐng)域都有著廣泛應(yīng)用。與此同時(shí)，對(duì)無(wú)人機(jī)的智能飛行拍攝功能也提出了更高的要求。

目前，現(xiàn)有的無(wú)人機(jī)圖像采集系統(tǒng)的性能較低；例如，傳統(tǒng)的無(wú)人機(jī)圖像采集系統(tǒng)受限于存儲(chǔ)介質(zhì)、存儲(chǔ)接口以及板卡面積，從而圖像存儲(chǔ)容量有限。

技術(shù)實(shí)現(xiàn)要素：

為了克服現(xiàn)有技術(shù)的缺陷，本實(shí)用新型解決的技術(shù)問題是提供一種基于FPGA的無(wú)人機(jī)圖像采集系統(tǒng)及無(wú)人機(jī)，用以提高無(wú)人機(jī)圖像采集系統(tǒng)的性能。

為解決上述技術(shù)問題，本實(shí)用新型中的一種基于FPGA的無(wú)人機(jī)圖像采集系統(tǒng)，所述系統(tǒng)包括攝像頭、FPGA和存儲(chǔ)裝置；所述FPGA包括接口電路和圖像壓縮單元；

所述攝像頭采集的原始圖像數(shù)據(jù)傳輸給所述接口電路，所述接口電路解析所述原始圖像數(shù)據(jù)得到數(shù)字信號(hào)圖像數(shù)據(jù)，并將所述數(shù)字信號(hào)圖像數(shù)據(jù)傳輸給所述圖像壓縮單元，所述圖像壓縮單元將所述數(shù)字信號(hào)圖像數(shù)據(jù)壓縮成標(biāo)準(zhǔn)類型數(shù)字圖像數(shù)據(jù)，并將所述標(biāo)準(zhǔn)類型數(shù)字圖像數(shù)據(jù)寫入到所述存儲(chǔ)裝置中。

為解決上述技術(shù)問題，本實(shí)用新型中的一種無(wú)人機(jī)，包括上述的基于FPGA的無(wú)人機(jī)圖像采集系統(tǒng)。

本實(shí)用新型有益效果如下：本實(shí)用新型的無(wú)人機(jī)圖像采集系統(tǒng)及無(wú)人機(jī)有效提高現(xiàn)有無(wú)人機(jī)圖像采集系統(tǒng)的性能。

附圖說(shuō)明

圖1是本實(shí)用新型實(shí)施例中一種基于FPGA的無(wú)人機(jī)圖像采集系統(tǒng)的結(jié)構(gòu)示意圖；

圖2是本實(shí)用新型實(shí)施例中FPGA內(nèi)部功能模塊示意圖；

圖3是本實(shí)用新型實(shí)施例中FPGA芯片內(nèi)部Camera link接口電路內(nèi)部功能模塊示意圖；

圖4是本實(shí)用新型實(shí)施例中FPGA芯片內(nèi)部gige vision接口電路內(nèi)部功能模塊示意圖；

圖5是本實(shí)用新型實(shí)施例中FPGA芯片內(nèi)部JPEG2000電路模塊內(nèi)部功能模塊示意圖；

圖6是本實(shí)用新型實(shí)施例中FPGA芯片內(nèi)部SATA接口電路內(nèi)部功能模塊示意圖。

具體實(shí)施方式

為了提高無(wú)人機(jī)圖像采集系統(tǒng)的性能，本實(shí)用新型提供了一種基于FPGA的無(wú)人機(jī)圖像采集系統(tǒng)及無(wú)人機(jī)，以下結(jié)合附圖以及實(shí)施例，對(duì)本實(shí)用新型進(jìn)行進(jìn)一步詳細(xì)說(shuō)明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅用以解釋本實(shí)用新型，并不限定本實(shí)用新型。

為解決上述技術(shù)問題，本實(shí)用新型提供一種基于FPGA的無(wú)人機(jī)圖像采集系統(tǒng)，如圖1所示，所述系統(tǒng)包括攝像頭、FPGA和存儲(chǔ)裝置；所述FPGA包括接口電路和圖像壓縮單元；

所述攝像頭采集的原始圖像數(shù)據(jù)傳輸給所述接口電路，所述接口電路解析所述原始圖像數(shù)據(jù)得到數(shù)字信號(hào)圖像數(shù)據(jù)，并將所述數(shù)字信號(hào)圖像數(shù)據(jù)傳輸給所述圖像壓縮單元，所述圖像壓縮單元將所述數(shù)字信號(hào)圖像數(shù)據(jù)壓縮成標(biāo)準(zhǔn)類型數(shù)字圖像數(shù)據(jù)，并將所述標(biāo)準(zhǔn)類型數(shù)字圖像數(shù)據(jù)寫入到所述存儲(chǔ)裝置中。

進(jìn)一步說(shuō)，所述系統(tǒng)還包括上位機(jī)；

所述圖像壓縮單元讀取所述存儲(chǔ)裝置中的所述標(biāo)準(zhǔn)格式數(shù)字圖像，并將讀取的所述標(biāo)準(zhǔn)格式數(shù)字圖像輸入給上位機(jī)。

其中，所述存儲(chǔ)裝置包括固態(tài)硬盤；所述圖像壓縮單元通過SATA接口電路分別與所述上位機(jī)和所述固態(tài)硬盤連接。

本實(shí)用新型的無(wú)人機(jī)圖像采集系統(tǒng)有效提高現(xiàn)有無(wú)人機(jī)圖像采集系統(tǒng)的性能。本實(shí)用新型在FPGA芯片上實(shí)現(xiàn)Camera link接口、gige vision接口、SATA接口以及JPEG2000壓縮，在FPGA上實(shí)現(xiàn)了專用芯片才能實(shí)現(xiàn)的上述功能；綜合運(yùn)用接口技術(shù)、圖像壓縮技術(shù)以及存儲(chǔ)技術(shù)，實(shí)現(xiàn)了無(wú)人機(jī)的圖像采集功能。該技術(shù)實(shí)現(xiàn)的無(wú)人機(jī)圖像采集功能完全符合無(wú)人機(jī)圖像采集國(guó)際通用標(biāo)準(zhǔn)，系統(tǒng)先進(jìn)，功能完善，可拓展性強(qiáng)，在包括海洋信息采集、軍事偵察等各種無(wú)人機(jī)應(yīng)用領(lǐng)域具有廣泛的應(yīng)用價(jià)值。

如圖2所示，所述接口電路包括Camera link接口電路和Gige vision接口電路；所述攝像頭與所述Camera link接口電路連接或者與所述Gige vision接口電路連接。

如圖3所示，所述Camera link接口電路包括IBUFDS接口、IODELAY元件、ISERDES元件和CameraLink_MDL電路模塊；若所述攝像頭與所述Cameralink接口電路連接，所述攝像頭采集的原始圖像數(shù)據(jù)經(jīng)所述IBUFDS接口轉(zhuǎn)換得到單端信號(hào)，所述IBUFDS接口將所述單端信號(hào)傳輸給所述IODELAY元件，所述IODELAY元件將所述單端信號(hào)延時(shí)預(yù)設(shè)時(shí)間后傳輸給所述ISERDES元件，所述ISERDES元件將所述單端信號(hào)做串并轉(zhuǎn)換后傳輸給所述CameraLink_MDL電路模塊，所述CameraLink_MDL電路模塊按照Camera Link協(xié)議解析并行的單端信號(hào)得到數(shù)字信號(hào)圖像數(shù)據(jù)；

也就是說(shuō)，Camera link接口電路由FPGA芯片的IBUFDS接口、IODELAY元件、ISERDES元件以及CameraLink_MDL電路模塊組成。IBUFDS接口作為Camera link協(xié)議的物理層實(shí)現(xiàn)，將傳輸數(shù)據(jù)的差分信號(hào)轉(zhuǎn)換為單端信號(hào)，傳輸給IODELAY元件。IODELAY元件將接收數(shù)據(jù)做延時(shí)后傳輸給ISERDES元件。ISERDES元件將接收到的數(shù)據(jù)做串行-并行處理后傳輸給CameraLink_MDL電路模塊。CameraLink_MDL電路模塊將接收到的數(shù)據(jù)按照Camera Link協(xié)議解析，成為裸圖像數(shù)據(jù)(數(shù)字信號(hào)圖像數(shù)據(jù))，傳輸給JPEG2000模塊。

如圖4所示，所述Gige vision接口電路包括Tranceiver元件、協(xié)議處理模塊和GigeVision_MDL電路模塊；所述協(xié)議處理模塊包括PCS_PMA IP核、MACIP核、IP電路模塊和UDP電路模塊；若所述攝像頭與所述Gige vision接口電路連接，所述攝像頭采集的原始圖像數(shù)據(jù)經(jīng)所述Gige vision接口電路轉(zhuǎn)換得到并行的單端信號(hào)，所述Gige vision接口電路將所述單端信號(hào)傳輸給所述協(xié)議處理模塊，在所述協(xié)議處理模塊中，所述PCS_PAM IP核、所述MAC IP核、所述IP電路模塊和所述UDP電路模塊分別將所述單端信號(hào)的PCS和PMA協(xié)議層、MAC協(xié)議層、IP協(xié)議層和UDP協(xié)議層剝離，得到剝離協(xié)議的單端信號(hào)；所述UDP電路模塊將剝離協(xié)議的單端信號(hào)傳輸給所述GigeVision_MDL電路模塊，所述GigeVision_MDL電路模塊按照Gige vision協(xié)議解析剝離協(xié)議的單端信號(hào)得到數(shù)字信號(hào)圖像數(shù)據(jù)。

具體說(shuō)，Gige vision接口電路由PHY模塊、FPGA芯片的Tranceiver元件、PCS_PMA IP核、MAC IP核、IP電路模塊、UDP電路模塊以及GigeVision_MDL電路模塊組成。PHY模塊將gige vision協(xié)議物理層的以太網(wǎng)電平轉(zhuǎn)換成FPGA可以接收的lvpecl電平信號(hào)，傳輸給FPGA芯片的Tranceiver元件。Tranceiver元件將接收數(shù)據(jù)的串行差分信號(hào)轉(zhuǎn)換成并行的單端信號(hào)，傳輸給PCS_PAM IP核。PCS_PMA IP核剝離輸入數(shù)據(jù)的PCS和PMA協(xié)議層，將其余數(shù)據(jù)輸出給MAC IP核處理。MAC IP核對(duì)輸入數(shù)據(jù)做MAC層校驗(yàn)，校驗(yàn)通過后剝離MAC協(xié)議，其余數(shù)據(jù)輸出給IP電路模塊處理；如果本幀MAC層校驗(yàn)未通過，則舍棄本幀數(shù)據(jù)。IP電路模塊對(duì)接收的數(shù)據(jù)進(jìn)行IP協(xié)議分析，如果屬于本地地址且校驗(yàn)通過，剝離IP協(xié)議，剩余數(shù)據(jù)傳輸給UDP電路模塊處理，其它情況則舍棄本幀數(shù)據(jù)。UDP電路模塊按照UDP協(xié)議校驗(yàn)接收的數(shù)據(jù)，如果校驗(yàn)通過，則剝離UDP協(xié)議傳，剩余數(shù)據(jù)輸出給GigeVision_MDL電路模塊處理，其它情況則舍棄本幀數(shù)據(jù)。GigeVision_MDL電路模塊按照gige vision協(xié)議解析接收的數(shù)據(jù)，成為裸圖像數(shù)據(jù)，傳輸給JPEG2000電路模塊。

如圖5所示，所述圖像壓縮單元包括JPEG2000電路模塊。JPEG2000電路模塊可以采用內(nèi)置JPEG2000壓縮算法實(shí)現(xiàn)，也可以通過如下電路結(jié)構(gòu)實(shí)現(xiàn)。

其中，所述JPEG2000電路模塊包括預(yù)處理電路模塊、DWT電路模塊、量化電路模塊和EBCOT電路模塊；

所述預(yù)處理電路模塊接收所述接口電路輸入的所述數(shù)字信號(hào)圖像數(shù)據(jù)，并將所述數(shù)字信號(hào)圖像數(shù)據(jù)傳輸給所述DWT電路模塊，所述DWT電路模塊將所述數(shù)字信號(hào)圖像數(shù)據(jù)進(jìn)行小波變換后得到小波系數(shù)，并將所述小波系數(shù)傳輸給所述量化電路模塊，所述量化電路模塊將所述小波系數(shù)進(jìn)行量化，并將量化后的小波系數(shù)傳輸給所述EBCOT電路模塊，所述EBCOT電路模塊將量化后的小波系數(shù)壓縮成標(biāo)準(zhǔn)格式數(shù)字圖像數(shù)據(jù)，并將所述標(biāo)準(zhǔn)類型數(shù)字圖像數(shù)據(jù)寫入到所述存儲(chǔ)裝置中。

也就是說(shuō)，JPEG2000電路模塊由FPGA芯片的預(yù)處理電路模塊、DWT電路模塊、量化電路模塊、EBCOT電路模塊組成。預(yù)處理電路模塊接收Camera link接口電路或者gige vision接口電路輸出的數(shù)據(jù)，對(duì)接收到的裸圖像源數(shù)據(jù)進(jìn)行劃分，分成tile大小，之后進(jìn)行DC位移和分量變換處理。DWT電路模塊即小波變換模塊，把圖像分解為空間頻域子帶，具有能量更為集中，更好的壓縮性能，而且可以很好的消除分塊現(xiàn)象。量化電路模塊將小波系數(shù)進(jìn)行量化處理，之后按碼塊大小儲(chǔ)存量化后的小波系數(shù)，采用動(dòng)態(tài)內(nèi)存控制體制(DMC)，降低小波系數(shù)緩存量。EBCOT電路模塊包括Tier_1子模塊以及Tier_2子模塊。Tier_1子模塊對(duì)輸入的子帶小波系數(shù)進(jìn)行底層嵌入式塊編，并輸出算術(shù)編碼比特流和塊編碼的統(tǒng)計(jì)信息給Tier_2子模塊。Tier_2子模塊進(jìn)行層生成及塊信息編碼，最終輸出JPEG2000碼流。

詳細(xì)說(shuō)，JPEG2000電路模塊接收Camera link接口電路或者gige vision接口電路輸出的數(shù)據(jù)，對(duì)接收到的裸圖像源數(shù)據(jù)按照J(rèn)PEG2000算法進(jìn)行處理，最終輸出JPEG2000碼流。FPGA芯片內(nèi)部JPEG2000電路模塊內(nèi)部功能模塊示意圖如圖5所示。由于原始圖像數(shù)據(jù)較大，通過預(yù)處理模塊可以大大降低數(shù)據(jù)對(duì)系統(tǒng)存儲(chǔ)空間的要求。本文采用的預(yù)處理有：分片和電平平移，通過分片將原始圖像分割成tile(512×512)大小的區(qū)塊，每個(gè)分片進(jìn)行獨(dú)立壓縮；電平平移使得圖像數(shù)據(jù)關(guān)于零對(duì)稱，有利于編碼處理。采用離散小波變換對(duì)圖像進(jìn)行處理，得到圖像的小波系數(shù)分為L(zhǎng)L、LH、HL、HH 4個(gè)子帶。通過級(jí)聯(lián)，進(jìn)行多級(jí)小波變換。小波系數(shù)中，高頻數(shù)據(jù)分量表示圖像中局部區(qū)域如圖像的邊緣，低頻分量表示圖像中的低頻信息如圖像的背景信息?？梢娡ㄟ^小波變換，即使比特率不高的情況下，也能保留圖像中較多的細(xì)節(jié)信息。圖像通過小波變換時(shí)可進(jìn)行不同級(jí)數(shù)的編解碼處理，進(jìn)而得到具有不同空間分辨率的圖像信息。為實(shí)現(xiàn)較好壓縮效果，需要對(duì)小波變換進(jìn)行多層次分解，本實(shí)用新型采用Mallat分解。每次分解是對(duì)上一層的低頻分量(LL)繼續(xù)做Mallat分解。一般來(lái)講，多數(shù)設(shè)備是串行工作方式，圖像數(shù)據(jù)普遍采用逐行的掃描方式，因此，在本文設(shè)計(jì)的數(shù)據(jù)壓縮系統(tǒng)中，圖像數(shù)據(jù)以逐行掃描方式輸入DWT變換模塊，小波變換采用9/7有損壓縮，分解結(jié)構(gòu)采用5層Mallat分解。人的視覺可分辨的圖像是有一定范圍的，因此通過適當(dāng)量化減小數(shù)據(jù)精度實(shí)現(xiàn)對(duì)壓縮。設(shè)計(jì)的量化步長(zhǎng)決定了壓縮效果的好壞。對(duì)圖像量化操作是有損壓縮，會(huì)產(chǎn)生一定的量化誤差。量化后的圖像數(shù)據(jù)都是由符號(hào)和幅值表示，量化后的系數(shù)再進(jìn)行下一步的編碼處理。在JPEG2000系統(tǒng)中，將量化后的子帶劃分成小的碼塊，碼塊間相互獨(dú)立。以碼塊為單元，進(jìn)行嵌入式編碼。嵌入式編碼的基本思想是通過計(jì)算適當(dāng)?shù)拇a流截?cái)帱c(diǎn)，將壓縮生成的碼流劃分成若干子集，每一子集表示對(duì)源圖像的一個(gè)壓縮。嵌入式碼流可在任意一處被截?cái)?，得到具有不同碼率或質(zhì)量的重構(gòu)圖像。在本設(shè)計(jì)中，模塊采用了并行處理的方式來(lái)提高處理能力，EBCOT模塊編碼分為Tier1和Tier2兩個(gè)子模塊。Tier1子模塊主要完成以下功能：首先，小波系數(shù)暫存于小波系數(shù)存儲(chǔ)器中，對(duì)小波系數(shù)進(jìn)行比特平面編碼和過程掃描編碼，經(jīng)過處理的比特信息進(jìn)行基于上下文的二進(jìn)制算術(shù)編碼。Tier2子模塊主要完成以下功能：首先完成編碼塊的失真率計(jì)算，然后據(jù)此進(jìn)行碼流截?cái)嗫刂疲筮M(jìn)行碼流組織，不同子帶方向上的碼流合并輸出JPEG2000壓縮碼流(標(biāo)準(zhǔn)格式數(shù)字圖像數(shù)據(jù))。

如圖6所示，所述SATA接口電路包括Tranceiver元件、SATA_MDL電路模塊和NAND_FLASH_MDL電路模塊；

在所述圖像壓縮單元將所述標(biāo)準(zhǔn)類型數(shù)字圖像數(shù)據(jù)寫入到所述固態(tài)硬盤中時(shí)，所述NAND_FLASH_MDL電路模塊接收所述圖像壓縮單元輸出的所述標(biāo)準(zhǔn)類型數(shù)字圖像數(shù)據(jù)，按照固態(tài)硬盤的地址以及時(shí)序控制向所述SATA_MDL電路模塊寫入所述標(biāo)準(zhǔn)類型數(shù)字圖像數(shù)據(jù)，所述SATA_MDL電路模塊將所述標(biāo)準(zhǔn)類型數(shù)字圖像數(shù)據(jù)封裝成SATA協(xié)議的標(biāo)準(zhǔn)類型數(shù)字圖像數(shù)據(jù)，并傳輸給所述Tranceiver元件，所述Tranceiver元件將所述SATA協(xié)議的標(biāo)準(zhǔn)類型數(shù)字圖像數(shù)據(jù)傳輸給固態(tài)硬盤中存儲(chǔ)；

在所述圖像壓縮單元將讀取的所述標(biāo)準(zhǔn)格式數(shù)字圖像輸入給上位機(jī)時(shí)，所述Tranceiver元件將從固態(tài)硬盤讀取的SATA協(xié)議的標(biāo)準(zhǔn)類型數(shù)字圖像數(shù)據(jù)傳輸給所述SATA_MDL電路模塊，所述SATA_MDL電路模塊輸入的SATA協(xié)議的標(biāo)準(zhǔn)類型數(shù)字圖像數(shù)據(jù)按照SATA協(xié)議解析后，得到所述標(biāo)準(zhǔn)類型數(shù)字圖像數(shù)據(jù)，并傳輸給所述NAND_FLASH_MDL電路模塊，所述NAND_FLASH_MDL電路模塊將所述標(biāo)準(zhǔn)類型數(shù)字圖像數(shù)據(jù)傳輸給網(wǎng)絡(luò)接口電路。

也就是說(shuō)，SATA接口電路由FPGA芯片的Tranceiver元件、SATA_MDL電路模塊以及NAND_FLASH_MDL電路模塊組成。在向固態(tài)硬盤寫入數(shù)據(jù)時(shí)，NAND_FLASH_MDL電路模塊接收J(rèn)PEG2000模塊輸出的數(shù)據(jù)，按照固態(tài)硬盤的地址以及時(shí)序控制向SATA_MDL電路模塊寫入數(shù)據(jù)。SATA_MDL電路模塊將接收到的數(shù)據(jù)封裝成SATA協(xié)議傳輸給Tranceiver元件。Tranceiver元件實(shí)現(xiàn)SATA的物理層，將數(shù)據(jù)傳輸給固態(tài)硬盤。在從固態(tài)硬盤讀取數(shù)據(jù)時(shí)，Tranceiver元件將從固態(tài)硬盤讀取的數(shù)據(jù)傳輸給SATA_MDL電路模塊。SATA_MDL電路模塊將接收到的數(shù)據(jù)按照SATA協(xié)議解析，解析后的裸數(shù)據(jù)傳輸給NAND_FLASH_MDL電路模塊。NAND_FLASH_MDL電路模塊將接收的數(shù)據(jù)傳輸給千兆網(wǎng)接口電路。

所述網(wǎng)絡(luò)接口電路包括PHY模塊、Tranceiver元件和協(xié)議處理模塊；所述協(xié)議處理模塊包括PCS_PMA IP核、MAC IP核、IP電路模塊和UDP電路模塊；

所述UDP電路模塊接收所述圖像壓縮單元讀取的所述標(biāo)準(zhǔn)格式數(shù)字圖像后，將所述標(biāo)準(zhǔn)格式數(shù)字圖像打包成UDP數(shù)據(jù)后傳輸給所述IP電路模塊，所述IP電路模塊將輸入的UDP數(shù)據(jù)打包成IP數(shù)據(jù)后傳輸給所述MAC IP核，所述MAC IP核將輸入的IP數(shù)據(jù)打包成MAC數(shù)據(jù)后傳輸給所述PCS_PMA IP核，所述PCS_PMA IP核將輸入的MAC數(shù)據(jù)打包成PCS_PMA數(shù)據(jù)后傳輸給所述Tranceiver元件，所述Tranceiver元件將輸入的PCS_PMA數(shù)據(jù)轉(zhuǎn)換成串行差分信號(hào)后傳輸給所述PHY模塊，所述PHY模塊將輸入的差分信號(hào)轉(zhuǎn)換為以太網(wǎng)電平傳輸給所述上位機(jī)。

也就是說(shuō)，千兆網(wǎng)接口由PHY模塊、FPGA芯片的Tranceiver元件、PCS_PMAIP核、MAC IP核、IP電路模塊以及UDP電路模塊組成。在無(wú)人機(jī)回到地面時(shí)，千兆網(wǎng)接口在接收到上位機(jī)的圖像回放指令后，SATA接口電路從固態(tài)硬盤中讀取數(shù)據(jù)，傳輸?shù)角д拙W(wǎng)接口電路。千兆網(wǎng)接口將數(shù)據(jù)首先輸入U(xiǎn)DP電路模塊，打包成UDP數(shù)據(jù)傳輸給IP電路模塊。IP電路模塊將接收的數(shù)據(jù)打包成IP數(shù)據(jù)傳輸給MAC IP核。MAC IP核將接收的數(shù)據(jù)打包成MAC層數(shù)據(jù)，傳輸給PCS_PMA IP核。PCS_PMA核將接收的數(shù)據(jù)打包成PCS_PMA層數(shù)據(jù)，傳輸給Tranceiver元件。Tranceiver元件作為千兆網(wǎng)協(xié)議的物理層實(shí)現(xiàn)，將接收到的并行數(shù)據(jù)轉(zhuǎn)換成串行差分信號(hào)，傳輸給PHY模塊。PHY模塊將Tranceriver元件傳輸信號(hào)的電平由lvpecl電平轉(zhuǎn)換為千兆網(wǎng)的以太網(wǎng)電平，連接到上位機(jī)。

本實(shí)用新型的圖像采集系統(tǒng)硬件主要由1片F(xiàn)PGA芯片、一個(gè)工業(yè)攝像頭和一個(gè)固態(tài)硬盤組成。其中，工業(yè)攝像頭主要完成光學(xué)圖像到二進(jìn)制數(shù)據(jù)的光電轉(zhuǎn)換功能；FPGA芯片主要完成采集數(shù)據(jù)的解析、壓縮、存儲(chǔ)控制以及回放功能；固態(tài)硬盤主要完成采集數(shù)據(jù)的存儲(chǔ)功能；PHY模塊：主要完成千兆網(wǎng)數(shù)據(jù)的電平轉(zhuǎn)換功能。

工業(yè)攝像頭可以通過Camera link接口或者gige vision接口與FPGA芯片連接，向FPGA芯片輸出圖像采集數(shù)據(jù)。采集到的圖像數(shù)據(jù)經(jīng)過FPGA芯片內(nèi)部的JPEG2000電路模塊進(jìn)行壓縮，成為標(biāo)準(zhǔn)的JPEG2000類型數(shù)據(jù)。FPGA芯片與固態(tài)硬盤之間通過SATA接口連接。FPGA芯片內(nèi)部壓縮后的JPEG2000圖像數(shù)據(jù)通過SATA接口寫入固態(tài)硬盤，在固態(tài)硬盤上存儲(chǔ)。FPGA芯片上還實(shí)現(xiàn)了一個(gè)千兆網(wǎng)接口，在無(wú)人機(jī)回到地面時(shí)，F(xiàn)PGA芯片通過千兆網(wǎng)接口向上位機(jī)輸出存儲(chǔ)在固態(tài)硬盤的圖像數(shù)據(jù)，最終實(shí)現(xiàn)圖像采集功能。

為解決上述技術(shù)問題，本實(shí)用新型還提供一種無(wú)人機(jī)，所述無(wú)人機(jī)包括如上所述的基于FPGA的無(wú)人機(jī)圖像采集系統(tǒng)。

盡管為示例目的，以上已經(jīng)公開了本實(shí)用新型的優(yōu)選實(shí)施例，但本領(lǐng)域的技術(shù)人員將意識(shí)到各種改進(jìn)、增加和取代也是可能的，因此，本實(shí)用新型的范圍應(yīng)當(dāng)不限于上述實(shí)施例。