本實用新型屬于數(shù)字圖像技術(shù)領(lǐng)域，具體涉及一種數(shù)字圖像數(shù)據(jù)格式轉(zhuǎn)換電路。

背景技術(shù)：

薄膜電阻陣是一種可以產(chǎn)生熱圖像的高精度、大規(guī)模集成的專用電子器件。它一般與光學(xué)系統(tǒng)、電子驅(qū)動系統(tǒng)、圖像計算機(jī)生成系統(tǒng)和機(jī)械系統(tǒng)等一同構(gòu)成一種紅外場景產(chǎn)生系統(tǒng)。該系統(tǒng)是硬件在回路仿真系統(tǒng)的一個重要組成子系統(tǒng)，主要應(yīng)用于紅外成像系統(tǒng)的測試和仿真中，如導(dǎo)彈位標(biāo)器、紅外成像告警器和紅外成像觀測器等。目前，國外對該器件的設(shè)計、生產(chǎn)和使用進(jìn)行了深入地研究，如美國的Honeywell和SBIR公司均有相關(guān)產(chǎn)品見諸于公開報道。美國軍方已經(jīng)成功的建設(shè)了數(shù)個以薄膜電阻陣為核心部件的紅外場景產(chǎn)生系統(tǒng)，并投入到多種類型的紅外成像制導(dǎo)武器系統(tǒng)的測試、仿真和評估。

驅(qū)動薄膜電阻陣工作的圖像數(shù)據(jù)是由圖像生成計算機(jī)提供的，通常計算機(jī)顯卡生成的圖像數(shù)據(jù)是以通用顯示器的驅(qū)動格式進(jìn)行順序存儲和使用的，即圖像的左下角數(shù)據(jù)為存儲和使用的起始數(shù)據(jù)，然后按自左向右、自下而上逐行逐點掃描方式排列。我國設(shè)計和生產(chǎn)的薄膜電阻陣在驅(qū)動時使用的圖像數(shù)據(jù)順序與通用顯示器圖像數(shù)據(jù)掃描順序不一致，是由薄膜電阻陣設(shè)計者自定義的一種多點同步隔行逐列掃描方式，即驅(qū)動薄膜電阻陣工作時按列掃描，在每一個驅(qū)動時鐘節(jié)拍，同時間隔驅(qū)動一列的多個薄膜電阻像元，每一列掃描驅(qū)動使用數(shù)個驅(qū)動時鐘節(jié)拍完成。因此，為了使薄膜電阻能夠根據(jù)生成的圖像數(shù)據(jù)正確工作，顯示期望的熱圖像，必須在驅(qū)動時對圖像生成計算機(jī)生成的圖像數(shù)據(jù)進(jìn)行相應(yīng)的數(shù)據(jù)使用順序進(jìn)行轉(zhuǎn)換，即進(jìn)行數(shù)字圖像數(shù)據(jù)格式的轉(zhuǎn)換。

目前已有的格式轉(zhuǎn)換方法是利用軟件技術(shù)在圖像生成計算機(jī)中完成輸出數(shù)據(jù)順序的轉(zhuǎn)換，它的主要思路是對計算機(jī)圖像適配器生成的每一幀圖像數(shù)據(jù)通過軟件計算方法對數(shù)據(jù)存儲順序進(jìn)行重新排列，從而滿足薄膜電阻陣驅(qū)動的格式要求。軟件格式轉(zhuǎn)換方法的缺點是要耗費(fèi)大量的計算時間，不能滿足驅(qū)動薄膜電阻陣工作的實時性需求。

技術(shù)實現(xiàn)要素：

本實用新型所要解決的技術(shù)問題在于針對上述現(xiàn)有技術(shù)的不足，提供一種滿足驅(qū)動薄膜電阻陣工作的實時性需求、且靈活性高的數(shù)字圖像數(shù)據(jù)格式轉(zhuǎn)換電路。

為解決上述技術(shù)問題，本實用新型采用的技術(shù)方案是，包括依次相連接的雙端口RAM、時序控制電路和地址譯碼電路，地址譯碼電路還與雙端口RAM相連接；雙端口RAM的另一端用于與數(shù)據(jù)源相連接，時序控制電路用于與薄膜電阻陣驅(qū)動系統(tǒng)相連接。

該數(shù)字圖像數(shù)據(jù)格式轉(zhuǎn)換電路通過雙端口RAM接收數(shù)據(jù)源的數(shù)據(jù)，進(jìn)行緩沖保存，并在時序控制電路和地址譯碼電路的控制下，最終向薄膜電阻陣驅(qū)動系統(tǒng)輸出驅(qū)動薄膜電阻陣正常顯示所需排布順序的數(shù)據(jù)；上述雙端口RAM用于接收數(shù)據(jù)源的數(shù)據(jù)，進(jìn)行緩沖保存，并接收地址譯碼電路和時序控制電路發(fā)出的信號。上述時序控制電路用于向地址譯碼電路傳輸?shù)刂匪饕盘?，還用于向雙端口RAM中傳輸數(shù)據(jù)讀出控制信號，并按照所需的排布方式讀取雙端口RAM中的數(shù)據(jù)。上述地址譯碼電路用于接收時序控制電路發(fā)送的地址索引信號，產(chǎn)生驅(qū)動薄膜電阻陣正常顯示所需的地址信號，并將地址信號傳輸給雙端口RAM。

進(jìn)一步地，該時序控制電路和地址譯碼電路協(xié)同分別向雙端口RAM中發(fā)出數(shù)據(jù)讀出控制信號和地址信號為：對多列數(shù)據(jù)間，逐列連續(xù)讀取，每一列數(shù)據(jù)中，間隔行讀取?！?/p>

進(jìn)一步地，該每一列數(shù)據(jù)中，間隔行數(shù)為8n，其中n為1或2。

進(jìn)一步地，該時序控制電路和地址譯碼電路由一個FPGA芯片組成。

上述一種數(shù)字圖像數(shù)據(jù)格式轉(zhuǎn)換電路的實現(xiàn)方法如下：該時序控制電路向地址譯碼電路輸出地址索引信號，地址譯碼電路接收地址索引信號，并產(chǎn)生驅(qū)動薄膜電阻陣正常顯示所需的地址信號，傳輸給雙端口RAM；所述時序控制電路向雙端口RAM中傳輸讀出數(shù)據(jù)控制信號，按照所需的排布方式讀取雙端口RAM中的數(shù)據(jù)，并將讀出的數(shù)據(jù)傳輸給薄膜電阻陣驅(qū)動系統(tǒng)。

本實用新型一種數(shù)字圖像數(shù)據(jù)格式轉(zhuǎn)換電路及實現(xiàn)方法具有如下優(yōu)點：1.時序控制電路、地址譯碼電路和雙端口RAM協(xié)同工作，使得數(shù)據(jù)源的數(shù)據(jù)寫入過程與薄膜電阻陣驅(qū)動系統(tǒng)的數(shù)據(jù)讀出過程協(xié)調(diào)工作，很好的保證了圖像數(shù)據(jù)格式轉(zhuǎn)換的可靠性和實時性。2.使用地址譯碼電路通過組合邏輯對時序控制電路產(chǎn)生的信號組合譯碼產(chǎn)生，具有很高的可靠性和實時性；同時，針對不同薄膜電阻陣，只需改變時序控制電路和地址譯碼電路就可以實現(xiàn)圖像數(shù)據(jù)格式轉(zhuǎn)換功能，具有很高的靈活性。

附圖說明

圖1是本實用新型一種數(shù)字圖像數(shù)據(jù)格式轉(zhuǎn)換電路的結(jié)構(gòu)示意圖；

其中：1.雙端口RAM；2.地址譯碼電路；3.時序控制電路；4.數(shù)據(jù)源；5.薄膜電阻陣驅(qū)動系統(tǒng)。

具體實施方式

本實用新型一種數(shù)字圖像數(shù)據(jù)格式轉(zhuǎn)換電路，如圖1所示，包括依次相連接的雙端口RAM1、時序控制電路3和地址譯碼電路2，該地址譯碼電路2還與雙端口RAM 1相連接；該雙端口RAM1的另一端用于與數(shù)據(jù)源4相連接，該時序控制電路3用于與薄膜電阻陣驅(qū)動系統(tǒng)5相連接。時序控制電路3和地址譯碼電路2由一個FPGA芯片組成。

該數(shù)字圖像數(shù)據(jù)格式轉(zhuǎn)換電路通過雙端口RAM 1接收數(shù)據(jù)源4的數(shù)據(jù)，進(jìn)行緩沖保存，并在時序控制電路3和地址譯碼電路2的控制下，最終向薄膜電阻陣驅(qū)動系統(tǒng)5輸出驅(qū)動薄膜電阻陣正常顯示所需排布順序的數(shù)據(jù)；上述雙端口RAM 1用于接收數(shù)據(jù)源4的數(shù)據(jù)，進(jìn)行緩沖保存，并接收地址譯碼電路2和時序控制電路3發(fā)出的信號。

上述時序控制電路3用于向地址譯碼電路2傳輸?shù)刂匪饕盘?，還用于向雙端口RAM 1中傳輸數(shù)據(jù)讀出控制信號，并按照所需的排布方式讀取雙端口RAM 1中的數(shù)據(jù)。上述地址譯碼電路2用于接收時序控制電路3發(fā)送的地址索引信號，產(chǎn)生驅(qū)動薄膜電阻陣正常顯示所需的地址信號，并將地址信號傳輸給雙端口RAM1。

上述一種數(shù)字圖像數(shù)據(jù)格式轉(zhuǎn)換電路，時序控制電路3和地址譯碼電路2協(xié)同分別向雙端口RAM 1中發(fā)出數(shù)據(jù)讀出控制信號和地址信號為：對多列數(shù)據(jù)間，逐列連續(xù)讀取，每一列數(shù)據(jù)中，間隔行讀取。每一列數(shù)據(jù)中，間隔行數(shù)為8n，其中n為1或2。

上述的一種數(shù)字圖像數(shù)據(jù)格式轉(zhuǎn)換電路的實現(xiàn)方法如下：該時序控制電路3向地址譯碼電路2輸出地址索引信號，地址譯碼電路2接收地址索引信號，并產(chǎn)生驅(qū)動薄膜電阻陣正常顯示所需的地址信號，傳輸給雙端口RAM 1；該時序控制電路3向雙端口RAM 1中傳輸讀出數(shù)據(jù)控制信號，按照所需的排布方式讀取雙端口RAM 1中的數(shù)據(jù)，并將讀出的數(shù)據(jù)傳輸給薄膜電阻陣驅(qū)動系統(tǒng)5。

本實用新型是以雙端口RAM 1為媒介，通過時序邏輯控制完成數(shù)字圖像數(shù)據(jù)格式的轉(zhuǎn)換。本實用新型完全由硬件實現(xiàn)，不受軟件系統(tǒng)的限制，具有簡單、可靠、穩(wěn)定的特點。

實施例

本實施例以128×128薄膜電阻陣為例，具體描述說明上述地址信號產(chǎn)生的過程。

128×128薄膜電阻陣通過16路D/A信號并行驅(qū)動控制，每一路D/A信號控制連續(xù)的8行。驅(qū)動128×128薄膜電阻陣的圖像數(shù)據(jù)順序是：首先是第1列第1行、第1列第9行、第1列第17行、…、第1列第120行、第1列第2行、第1列第10行、…、第1列第121行、…、第1列第128列，其次第二列第1行，…，最后是第128列第128行。時序控制電路3根據(jù)基準(zhǔn)時鐘信號，控制一個14位計數(shù)器，計數(shù)器從0開始順序計數(shù)，該計數(shù)器計數(shù)值送給地址譯碼電路2。地址譯碼電路2按照布爾邏輯代數(shù)方法，以計數(shù)器計數(shù)值為輸入，產(chǎn)生用于從雙端口RAM 1中提取圖像數(shù)據(jù)的地址信號，該地址信號滿足對多列數(shù)據(jù)間，逐列連續(xù)讀取，每一列數(shù)據(jù)中，間隔行讀取。