国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      車載系統(tǒng)中時鐘同步方法與流程

      文檔序號:11147194閱讀:3586來源:國知局
      車載系統(tǒng)中時鐘同步方法與制造工藝

      本發(fā)明屬于城市軌道交通安全信號領域,具體是一種應用于車載列車自動防護系統(tǒng)(ATP)的時鐘同步方法。



      背景技術:

      利用時鐘進行同步根據其實現機制可分為用軟件實現的時鐘同步法和用硬件實現的時鐘同步法。即通常所說的松散同步與硬件時鐘同步。

      松散同步是以松散的算法替代硬件時鐘同步的實現方法。系統(tǒng)中各冗余模塊都采用自己的時鐘,它們之間工作在接近同步的方式下,這類算法所獲得的冗余模塊的同步程度取決于模塊之間的通訊能力、時鐘之間的精確程度和同步的頻率。

      硬件時鐘同步方法又可分為精確獨立時鐘同步、公共外時鐘同步、多級同步與鎖向時鐘同步等。

      (1)精確獨立時鐘同步法的各模塊間完全隔離,依靠各模塊之間時鐘頻率的一致性來達到模塊問的同步。這種同步法的關鍵是各模塊的時鐘頻率必須精確一致。實踐證明,即使是很精確的時鐘也只能使冗余模塊獲得很短的同步周期。

      (2)公共外時鐘同步法可以獲得具有完全相同頻率和相位的多路時鐘源,可以給冗余模塊提供理想的同步時鐘。但是由于外部時鐘是一個公共時鐘,因而存在共點故障問題,系統(tǒng)不能容忍公共時鐘的故障。

      (3)多級時鐘同步法屬于互反饋同步法。它不需要公共的外部參考時鐘,而是模塊間互相反饋信息,各模塊根據這種信息調節(jié)本模塊不可避免的時鐘漂移。每一級同步器中至少有2f+1個同步器才能容忍f個故障模塊同時出現在某一級同步器。

      (4)鎖相時鐘同步法也屬于互反饋同步法,時鐘系統(tǒng)中的各個模塊接收系統(tǒng)中所有其他模塊的時鐘脈沖信號,并以此為據生成一個基準信號,用這個基準信號來校正各模塊本身。

      目前的同步方法主要采用松散同步和硬件時鐘同步結合的方式,采用外部時鐘進行同步,內部采用精確獨立時鐘進行調度。對于三取二系統(tǒng),若某子系統(tǒng)同步信號發(fā)生故障,則本路則無法工作,影響系統(tǒng)的可用性。



      技術實現要素:

      本發(fā)明在松散同步和硬件時鐘同步結合的基礎上,提出內部再同步的方式,保證子系統(tǒng)在同步信號丟失的情況下,能接收其他子系統(tǒng)同步信號進行再同步。

      車載系統(tǒng)中時鐘同步方法,所述車載系統(tǒng)包括測速測距單元和主處理模塊MPU(micro processor uint),所述測速測距單元包括多個FPGA(Field-Programmable Gate Array,現場可編程門陣列)和對應的DSP(Digital Signal Processing,數字信號處理),每個FPGA一端與相應的DSP通過SPI(Serial Peripheral Interface,串行外設接口)總線連接,另一端與所述主處理模塊通過VME總線(一種通用的計算機總線)相連,所述主處理模塊位于安全計算機中,數量與FPGA和DSP相等,FPGA與所述主處理模塊一一對應,包括以下步驟:

      A1、所述主處理模塊周期性發(fā)送第一同步信號,經安全計算機表決后同步輸出至所述測速測距單元,以使多路DSP周期起始同步;

      A2、判斷各DSP是否檢測到所述第一同步信號的上升沿,如是則DSP產生中斷,進入新的周期,并以此作為新周期的起始時刻,各DSP按照時間觸發(fā)方式調度任務;如某一路DSP未檢測到第一同步信號,則執(zhí)行A3;

      A3、丟失同步信號的DSP在其他DSP進入新周期后的某一時刻向其他DSP發(fā)送同步脈沖;

      A4、判斷丟失同步信號的DSP是否接收到其他所有DSP發(fā)來的第二同步信號,如是則產生中斷,進入新的周期,并與其他DSP保持同步;否則回到A3。

      所述FPGA、DSP、主處理模塊的數量均為3個。

      A3中一個周期為100ms,n為新周期開始后第10ms。

      與現有技術相比,在外部同步信號發(fā)生故障的情況下,本發(fā)明可以根據其他子系統(tǒng)的同步信號,重新實現同步,提高了系統(tǒng)的可用性和容錯性。

      附圖說明

      圖1為一實施例車載系統(tǒng)的連接框圖;

      圖2為圖1實施例中三路DSP周期起始同步示意圖;

      圖3為圖1實施例中時鐘同步流程圖;

      圖4為經歷圖3的流程后時鐘同步示意圖。

      具體實施方式

      為了使本發(fā)明的目的、技術方案及優(yōu)點更加清楚明白,以下結合附圖及實施例,對本發(fā)明進行進一步詳細說明。應當理解,此處所描述的具體實施例僅僅用以解釋本發(fā)明,并不用于限定本發(fā)明。

      如圖1所示,測速測距單元MVU上的三路FPGA通過VME總線與MPU通信,三路VME硬件上獨立。另外MVU板上三個獨立的DSP,通過SPI總線分別與三個FPGA相連接,DSP用于傳感器數據的采集、處理和運算。為保證輸入信息的一致性,需要實現MVU板內三路DSP的同步。

      MVU采用任務隊列循環(huán)調度的方式,實現數據的輸入、計算和輸出。任務隊列采用時間觸發(fā)方式實現提高系統(tǒng)的安全性。三路DSP各自采用自己獨立的時鐘,以減小共模故障。MVU采用150M的倍頻信號作為系統(tǒng)時鐘。

      時鐘同步的流程如圖3所示,MVU首先接收MPU通過VME總線向MVU傳輸的同步脈沖信號實現硬同步,系統(tǒng)以此同步信號作為周期時間片起始,各子任務按照時間觸發(fā)方式實現調度。MPU每100ms發(fā)送一次同步脈沖,VME總線傳輸的同步信號經過安全計算機表決后嚴格同步輸出,可保證三路DSP周期起始的同步。

      DSP內部處理MPU同步信號步驟:

      (1-1)MPU經過各自所在安全計算機表決后向三路DSP同時發(fā)送同步脈沖;

      (1-2)DSP中若檢測到同步脈沖信號上升沿則產生中斷;

      (1-3)DSP檢測到中斷后,開始新的周期,并以此作為周期的起始時刻;

      (1-4)DSP按照時間觸發(fā)方式調度各任務。

      若MVU板內某路DSP丟失同步信號,則另外兩路同步的DSP向未同步的DSP發(fā)送同步信號丟失同步信號的DSP通過硬件中斷檢測到其他兩路發(fā)送的脈沖信號邊沿,以此作為同步信號,并設置此時的時刻,從而實現三路DSP的同步。具體為:

      (2-1)DSP接收MPU同步信號,丟失了同步信號的DSP在周期開始后10ms向其他兩路DSP發(fā)送同步脈沖;

      (2-2)若檢測到其他兩路同步脈沖信號上升沿則產生中斷;

      (2-3)DSP判斷未檢測到MPU同步信號后,檢測到其他兩路的同步信號;

      (2-4)DSP若接收到其他兩路的同步信號,則開始新的周期,并設置當前時刻為10ms;

      (2-5)DSP按照時間觸發(fā)方式調度各任務。

      經歷以上步驟后,丟失同步信號的DSP3錯后10ms得以與其他DSP同步,如圖4所示。本發(fā)明方案所公開的技術手段不僅限于上述實施方式所公開的技術手段,還包括由以上技術特征任意組合所組成的技術方案。

      當前第1頁1 2 3 
      網友詢問留言 已有0條留言
      • 還沒有人留言評論。精彩留言會獲得點贊!
      1