国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      攝像裝置的制作方法

      文檔序號:11778802閱讀:252來源:國知局
      攝像裝置的制作方法

      本申請涉及攝像裝置。



      背景技術(shù):

      以往,已知有基于向物體照射光、并從物體返回來反射光為止的時間來計測距離的技術(shù)。典型地,基于向物體照射的光與檢測到的反射光之間的相位差,計算到反射光返回來為止的時間,將該時間換算為距離。這樣的測距方法被稱作tof(time-of-flightmethod)法。

      近年來,通過對構(gòu)成圖像傳感器的多個像素單元適用tof法來按每個像素單元取得與被攝體的進(jìn)深有關(guān)的信息的技術(shù)受到關(guān)注。通過使各像素單元作為測距傳感器發(fā)揮功能,能夠根據(jù)各像素單元的輸出來構(gòu)建距離圖像。

      為了基于各像素單元的輸出來構(gòu)建距離圖像,要求在多個像素單元之間使各像素單元中的光電變換元件(典型的是光敏二極管)的曝光的開始及結(jié)束的定時一致。換言之,要求使由光電變換元件生成的信號電荷的蓄積的期間在多個像素單元之間一致。

      例如,通過使圖像傳感器進(jìn)行所謂的全局快門動作,能夠使信號電荷的蓄積的期間在多個像素單元之間一致。下述的專利文獻(xiàn)1在圖1中公開了能夠適用全局快門的像素100。在專利文獻(xiàn)1的像素100中,在與復(fù)位晶體管14連接的讀出節(jié)點12與光電變換元件10之間連接有傳送晶體管11。在該像素100中,通過復(fù)位晶體管14的導(dǎo)通,讀出節(jié)點12的電位復(fù)位為電源電位vdd。因而,能夠根據(jù)將復(fù)位晶體管14切換為截止的定時來決定曝光開始的定時。此外,通過將傳送晶體管11導(dǎo)通的定時的控制,能夠?qū)⒃诠怆娮儞Q元件10中生成的電荷以希望的定時向讀出節(jié)點12傳送。即,能夠通過向傳送晶體管11的柵極施加的信號來控制曝光結(jié)束的定時。通過將形成攝像區(qū)域的全部像素100的傳送晶體管11一齊導(dǎo)通,能夠?qū)崿F(xiàn)全局快門動作。

      專利文獻(xiàn)1:特開2014-120858號公報



      技術(shù)實現(xiàn)要素:

      在上述攝像裝置中,要求在多個像素單元之間減小像素單元內(nèi)的晶體管的導(dǎo)通/截止的定時的偏差。

      根據(jù)本申請的非限定性的某個例示性的實施方式,提供以下技術(shù)方案。

      一種攝像裝置,具備:第1像素單元,包括第1光電變換部和電連接于第1光電變換部的第1晶體管;第2像素單元,包括第2光電變換部和電連接于第2光電變換部的第2晶體管;第1緩沖器電路,具有第1輸入端子和第1輸出端子,用于控制第1晶體管的信號輸入至第1輸入端子;第2緩沖器電路,具有第2輸入端子和第2輸出端子,用于控制第2晶體管的信號輸入至第2輸入端子;第1控制信號線,將第1輸出端子與第1晶體管的控制端子連接;以及第2控制信號線,將第2輸出端子與第2晶體管的控制端子連接;第1控制信號線及第2控制信號線相互連接。

      包含性或具體的形態(tài)也可以由元件、設(shè)備、系統(tǒng)、集成電路或方法實現(xiàn)。此外,包含性或具體的形態(tài)也可以由元件、設(shè)備、系統(tǒng)、集成電路及方法的任意的組合實現(xiàn)。

      公開的實施方式的追加性的效果及優(yōu)點根據(jù)說明書及附圖會變得清楚。效果及/或優(yōu)點由在說明書及附圖中公開的各種實施方式或特征分別提供,不是為了得到它們的1個以上而需要全部。

      根據(jù)本申請的某實施方式,能夠提供一種在多個像素單元之間減小了像素單元內(nèi)的晶體管的導(dǎo)通/截止的定時的偏差的攝像裝置。

      附圖說明

      圖1是表示本申請的第1實施方式的攝像裝置的例示性的結(jié)構(gòu)的圖。

      圖2是表示像素單元10a的例示性的電路結(jié)構(gòu)的圖。

      圖3是表示像素陣列pa中的像素單元10a與周邊驅(qū)動器80a之間的連接的示意圖。

      圖4是將圖3所示的緩沖器電路20a及配置在其周邊的4個像素單元10a放大而示意地表示的圖。

      圖5是表示按每個像素單元配置1個緩沖器電路的例子的圖。

      圖6是在圖5所示的像素單元中取出接近配置的4個而表示的圖。

      圖7是表示本申請的第2實施方式的攝像裝置的例示性的結(jié)構(gòu)的圖。

      圖8是表示本申請的第2實施方式的變形例的攝像裝置的圖。

      圖9是表示本申請的第2實施方式的另一變形例的攝像裝置的圖。

      圖10是表示周邊驅(qū)動器的配置的例子的圖。

      圖11是表示周邊驅(qū)動器的配置的另一例的圖。

      圖12是表示周邊驅(qū)動器的配置的再另一例的圖。

      圖13是用于說明將與傳送晶體管31的柵極連接的控制信號線在多個像素塊之間相互連接的效果的圖。

      圖14是表示作為比較例的攝像裝置500的電路結(jié)構(gòu)的圖。

      圖15是表示本申請的第3實施方式的攝像裝置的例示性的結(jié)構(gòu)的圖。

      標(biāo)號說明

      10a、10b像素單元

      20、20a~20c緩沖器電路

      22、22a~22c緩沖器電路

      24緩沖器

      26、26a~26c緩沖器電路

      30光電變換部

      31傳送晶體管

      32讀出電路

      42信號檢測晶體管

      44地址晶體管

      46復(fù)位晶體管

      70、78、79、85連接線

      80a1~80a4周邊驅(qū)動器

      80a~80c周邊驅(qū)動器

      80p、80p1、80p2周邊緩沖器

      81、81a~81c控制信號線

      82輸入信號線

      88輸出信號線

      100a~100f攝像裝置

      ch1第1芯片

      ch2第2芯片

      pa像素陣列

      pba~pbc像素塊

      具體實施方式

      在上述圖像傳感器中,如果圖像傳感器的攝像區(qū)域包含許多像素單元,則信號線的長度增大,因信號線的寄生電容而發(fā)生信號延遲。因此,在例如由單一的信號線驅(qū)動多個像素100的傳送晶體管11的電路結(jié)構(gòu)中,與該信號線連接的像素100的數(shù)量越增大,越難以在這些像素之間使曝光期間一致。

      在上述專利文獻(xiàn)1中,在信號線的中途設(shè)有緩沖器30(例如參照圖2)。緩沖器30例如以3000像素間隔反復(fù)連接到信號線中。更具體地講,對于某緩沖器30,作為輸入信號而供給共用信號線的其他緩沖器30的輸出信號。即,緩沖器30為了確保需要的驅(qū)動能力而連接在信號線上。根據(jù)這樣的結(jié)構(gòu),雖然能夠減小信號衰減的影響,但留有信號延遲的影響。此外,由于各個緩沖器30的特性的不均勻,多個像素100之間的傳送晶體管11的導(dǎo)通及截止的定時的偏差有可能增大。

      根據(jù)本申請的一實施方式,提供一種在多個像素單元之間減小了像素單元內(nèi)的晶體管的導(dǎo)通/截止的定時的偏差的攝像裝置。

      本申請的一技術(shù)方案的概要是以下這樣的。

      [項目1]

      一種攝像裝置,具備:第1像素單元,包括第1光電變換部和電連接于第1光電變換部的第1晶體管;第2像素單元,包括第2光電變換部和電連接于第2光電變換部的第2晶體管;第1緩沖器電路,具有第1輸入端子和第1輸出端子,用于控制第1晶體管的信號輸入至第1輸入端子;第2緩沖器電路,具有第2輸入端子和第2輸出端子,用于控制第2晶體管的信號輸入至第2輸入端子;第1控制信號線,將第1輸出端子與第1晶體管的控制端子連接;以及第2控制信號線,將第2輸出端子與第2晶體管的控制端子連接;第1控制信號線及第2控制信號線相互連接。

      [項目2]

      如項目1所述的攝像裝置,還具備包括第3光電變換部和電連接于第3光電變換部的第3晶體管的第3像素單元;第1控制信號線連接于第3晶體管的控制端子。

      [項目3]

      如項目2所述的攝像裝置,還具備包括第4光電變換部和電連接于第4光電變換部的第4晶體管的第4像素單元;第2控制信號線連接于第4晶體管的控制端子。

      [項目4]

      如項目1~3中任一項所述的攝像裝置,還具備與第1輸入端子及第2輸入端子連接的第1輸入信號線。

      [項目5]

      如項目4所述的攝像裝置,還具備第1周邊驅(qū)動器;第1輸入信號線的一端連接于第1周邊驅(qū)動器。

      [項目6]

      如項目5所述的攝像裝置,還具備第1周邊驅(qū)動器;第1輸入信號線的另一端連接于第2周邊驅(qū)動器。

      [項目7]

      如項目1~3中任一項所述的攝像裝置,還具備:第1輸入信號線,與第1輸入端子連接;以及第2輸入信號線,與第2輸入端子連接。

      [項目8]

      如項目7所述的攝像裝置,第1輸入信號線及第2輸入信號線被相互連接。

      [項目9]

      如項目7所述的攝像裝置,還具備第1周邊驅(qū)動器;第1輸入信號線的一端及第2輸入信號線的一端連接于第1周邊驅(qū)動器。

      [項目10]

      如項目9所述的攝像裝置,還具備第2周邊驅(qū)動器;第1輸入信號線的另一端及第2輸入信號線的另一端連接于第2周邊驅(qū)動器。

      [項目11]

      如項目1~10中任一項所述的攝像裝置,第1晶體管的源極及漏極中的一方連接于第1光電變換部;第2晶體管的源極及漏極中的一方連接于第2光電變換部。

      [項目12]

      如項目1~10中任一項所述的攝像裝置,第1像素單元包括第1傳送晶體管,該第1傳送晶體管的源極及漏極中的一方連接于第1光電變換部;第1晶體管的源極及漏極中的一方連接于第1傳送晶體管的源極及漏極中的另一方;第2像素單元包括第2傳送晶體管,該第2傳送晶體管的源極及漏極中的一方連接于第2光電變換部;第2晶體管的源極及漏極中的一方連接于第2傳送晶體管的源極及漏極中的另一方。

      [項目13]

      如項目1所述的攝像裝置,第1緩沖器電路的輸出級數(shù)與第2緩沖器電路的輸出級數(shù)相互不同。

      [項目14]

      如項目13所述的攝像裝置,還具備:第1輸入信號線,與第1輸入端子及第2輸入端子連接;以及第1周邊驅(qū)動器,與第1輸入信號線的一端連接;從第1輸入信號線的一端到第1輸入端子的距離比從第1輸入信號線的一端到第2輸入端子的距離?。坏?緩沖器電路的輸出級數(shù)比第2緩沖器電路的輸出級數(shù)大。

      [項目15]

      如項目1~14中任一項所述的攝像裝置,具備:第1芯片,包括第1緩沖器電路和第2緩沖器電路;以及第2芯片,包括第1像素單元和第2像素單元。

      [項目16]

      如項目15所述的攝像裝置,第1芯片層疊于第2芯片。

      [項目17]

      如項目1~14中任一項所述的攝像裝置,還具備具有第1面和與第1面對置的第2面的第1芯片;第1緩沖器電路及第2緩沖器電路位于第1面上;第1像素單元及第2像素單元位于第2面上。

      [項目18]

      一種攝像裝置,具備:像素陣列,配置有多個像素單元;至少1個第1緩沖器電路及至少1個第2緩沖器電路,配置在像素陣列中;第1控制信號線,連接于至少1個第1緩沖器電路的輸出;以及第2控制信號線,連接于至少1個第2緩沖器電路的輸出;多個像素單元包括分別具有光電變換部及電連接于光電變換部的晶體管的至少1個第1像素單元及至少1個第2像素單元;第1控制信號線連接于至少1個第1像素單元的晶體管的輸入;第2控制信號線連接于至少1個第2像素單元的晶體管的輸入;第1控制信號線及第2控制信號線相互連接。

      根據(jù)項目18的結(jié)構(gòu),能夠減小多個像素單元之間的、晶體管的導(dǎo)通及截止的時間上的偏差。

      [項目19]

      如項目18所述的攝像裝置,至少1個第1像素單元是多個第1像素單元;至少1個第2像素單元是多個第2像素單元。

      根據(jù)項目19的結(jié)構(gòu),在多個像素單元之間共用像素陣列內(nèi)的緩沖器,所以能夠有效地利用攝像區(qū)域。

      [項目20]

      如項目18或19所述的攝像裝置,至少1個第1緩沖器電路和至少1個第1像素單元是相同數(shù)量;至少1個第2緩沖器電路和至少1個第2像素單元是相同數(shù)量。

      根據(jù)項目20的結(jié)構(gòu),由于各像素單元包含緩沖器,所以能夠抑制發(fā)生像素單元間的特性的不均勻。

      [項目21]

      一種攝像裝置,具備:像素陣列,配置有多個像素單元;配置在像素陣列中的、包括1個以上的第1緩沖器的串聯(lián)連接的至少1個第1緩沖器電路及包括1個以上的第2緩沖器的串聯(lián)連接的至少1個第2緩沖器電路;第1控制信號線,連接于1個以上的第1緩沖器中的某一個的輸出;以及第2控制信號線,連接于1個以上的第2緩沖器中的某一個的輸出;多個像素單元包括分別具有光電變換部及電連接于光電變換部的晶體管的至少1個第1像素單元及至少1個第2像素單元;第1控制信號線連接于至少1個第1像素單元的晶體管的輸入;第2控制信號線連接于至少1個第2像素單元的晶體管的輸入;從至少1個第1緩沖器電路的輸入到第1控制信號線的輸出級數(shù)與從至少1個第2緩沖器電路的輸入到第2控制信號線的輸出級數(shù)相互不同。

      根據(jù)項目21的結(jié)構(gòu),能夠根據(jù)距周邊驅(qū)動器的距離來調(diào)整緩沖器電路中的緩沖器的輸出級數(shù),所以能夠減小與距周邊驅(qū)動器的距離對應(yīng)的信號延遲的影響。

      [項目22]

      如項目21所述的攝像裝置,第1控制信號線及第2控制信號線相互連接。

      根據(jù)項目22的結(jié)構(gòu),能夠進(jìn)一步減小多個像素單元之間的、晶體管的導(dǎo)通及截止的時間上的偏差。

      [項目23]

      一種攝像裝置,具備:第1芯片,具有至少1個第1緩沖器電路及至少1個第2緩沖器電路;第2芯片,具有配置有多個像素單元的像素陣列、以及連接于至少1個第1緩沖器電路的輸出的第1控制信號線及連接于至少1個第2緩沖器電路的輸出的第2控制信號線;多個像素單元包括分別具有光電變換部及電連接于光電變換部的晶體管的至少1個第1像素單元及至少1個第2像素單元;第1控制信號線連接于至少1個第1像素單元的晶體管的輸入;第2控制信號線連接于至少1個第2像素單元的晶體管的輸入。

      根據(jù)項目23的結(jié)構(gòu),能夠減小第1緩沖器電路及第1控制信號線的連接線與第2緩沖器電路及第2控制信號線的連接線之間的長度之差,所以能夠減小多個像素單元之間的、晶體管的導(dǎo)通及截止的時間上的偏差。

      [項目24]

      如項目23所述的攝像裝置,包括第1芯片及第2芯片的層疊構(gòu)造。

      [項目25]

      如項目23或24所述的攝像裝置,第1控制信號線及第2控制信號線相互連接。

      根據(jù)項目25的結(jié)構(gòu),能夠減小第1緩沖器電路與第2緩沖器之間的不均勻、第1緩沖器電路及第1控制信號線的連接線與第2緩沖器電路及第2控制信號線的連接線之間的不均勻的影響。

      [項目26]

      如項目23~25中任一項所述的攝像裝置,還具備:第1布線,連接于至少1個第1緩沖器電路的輸入;以及第2布線,連接于至少1個第2緩沖器電路的輸入;第1布線及第2布線配置在第1芯片上。

      根據(jù)項目26的結(jié)構(gòu),第1布線的長度及第2布線的長度的調(diào)整較容易,通過這些調(diào)整,能夠減小由向第1緩沖器電路的輸入與向第2緩沖器電路的輸入之間的信號延遲的差異帶來的影響。

      [項目27]

      如項目18~26中任一項所述的攝像裝置,還具備:第1周邊驅(qū)動器及第2周邊驅(qū)動器,配置在像素陣列外;以及輸入信號線,連接于至少1個第1緩沖器電路的輸入及至少1個第2緩沖器電路的輸入;第1周邊驅(qū)動器的輸出及第2周邊驅(qū)動器的輸出通過輸入信號線相互連接。

      根據(jù)項目27的結(jié)構(gòu),能夠減小與距周邊驅(qū)動器的距離對應(yīng)的信號延遲的影響。

      [項目28]

      如項目18~26中任一項所述的攝像裝置,還具備:第1周邊驅(qū)動器及第2周邊驅(qū)動器,配置在像素陣列外;第1輸入信號線,連接于至少1個第1緩沖器電路的輸入;以及第2輸入信號線,連接于至少1個第2緩沖器電路的輸入;第1周邊驅(qū)動器及第2周邊驅(qū)動器分別具有第1周邊緩沖器及第2周邊緩沖器;第1周邊驅(qū)動器的第1周邊緩沖器的輸出及第2周邊驅(qū)動器的第1周邊緩沖器的輸出通過第1輸入信號線相互連接;第1周邊驅(qū)動器的第2周邊緩沖器的輸出及第2周邊驅(qū)動器的第2周邊緩沖器的輸出通過第2輸入信號線相互連接;第1輸入信號線及第2輸入信號線相互連接。

      根據(jù)項目28的結(jié)構(gòu),能夠減小與距驅(qū)動器的距離對應(yīng)的信號延遲的影響。

      以下,參照附圖詳細(xì)地說明本申請的實施方式。另外,以下說明的實施方式都表示包含性或具體的例子。在以下的實施方式中表示的數(shù)值、形狀、材料、構(gòu)成要素、構(gòu)成要素的配置及連接形態(tài)、步驟、步驟的順序等是一例,不是限定本申請的意思。在本說明書中說明的各種技術(shù)方案只要不發(fā)生矛盾就能夠相互組合。此外,關(guān)于以下的實施方式的構(gòu)成要素中的在表示最上位概念的獨立權(quán)利要求中沒有記載的構(gòu)成要素,設(shè)為任意的構(gòu)成要素進(jìn)行說明。在以下的說明中,具有實質(zhì)上相同的功能的構(gòu)成要素有用共通的標(biāo)號表示而省略說明的情況。此外,為了避免圖面變得過于復(fù)雜,有將一部分的要素的圖示省略的情況。

      (第1實施方式)

      圖1表示本申請的第1實施方式的攝像裝置的例示性的結(jié)構(gòu)。圖1所示的攝像裝置100a具有包括多個像素單元10a的像素陣列pa和周邊電路。如后面詳細(xì)說明那樣,在第1實施方式中,在像素陣列pa中配置多個緩沖器電路。在圖1中,省略了像素陣列pa中的緩沖器電路的圖示。

      如后述那樣,各像素單元10a具有光電變換部及讀出電路。像素單元10a例如通過在半導(dǎo)體基板上2維地排列而形成攝像區(qū)域。在該例中,像素單元10a配置為m行n列的矩陣狀(m、n是2以上的整數(shù))。在圖示的例子中,各像素單元10a的中心位于正方格子的格點上。當(dāng)然,像素單元10a的配置并不限定于圖示的例子,例如也可以將多個像素單元10a配置為,使各中心位于三角格子,六角格子等的格點上。多個像素單元10a的排列也可以是1維。

      在圖1所例示的結(jié)構(gòu)中,周邊電路包括周邊驅(qū)動器80a、行掃描電路90、列電路91、信號處理電路92、輸出電路93及控制電路94。周邊電路既可以配置在形成像素陣列pa的半導(dǎo)體基板上,也可以其一部分配置在其他基板上。

      周邊驅(qū)動器80a具有與多個輸入信號線82的連接。另外,在圖1中,圖示了輸入信號線82對應(yīng)于多個像素單元10a的各行而設(shè)置,但這不過是例子,輸入信號線82的條數(shù)并不一定與像素陣列pa中的像素單元10a的行數(shù)一致。如后述那樣,各輸入信號線82連接于像素陣列pa中的緩沖器電路的輸入。

      如在圖1中示意地表示那樣,周邊驅(qū)動器80a配置在像素陣列pa外。這里,像素陣列pa典型的是形成為分別為具有讀出電路的單位構(gòu)造的像素單元的集合體。因而,像素陣列pa的范圍由配置有像素單元的范圍劃定。

      行掃描電路90具有與對應(yīng)于多個像素單元10a的各行設(shè)置的地址控制線84的連接。各地址控制線84連接于對應(yīng)的行的像素單元10a。行掃描電路90通過向地址控制線84施加規(guī)定的電壓,能夠?qū)⑾袼貑卧?0a以行單位選擇,進(jìn)行信號電壓的讀出。也可以將行掃描電路90稱作垂直掃描電路。在圖1中省略了圖示,但行掃描電路90可以還具有與復(fù)位控制線的連接。復(fù)位控制線對應(yīng)于多個像素單元10a的各行設(shè)置,與對應(yīng)的行的像素單元10a的復(fù)位晶體管的柵極連接。在這樣的結(jié)構(gòu)中,行掃描電路90通過向復(fù)位控制線施加規(guī)定的電壓,能夠?qū)ο袼貑卧?0a執(zhí)行復(fù)位動作。

      列電路91具有與對應(yīng)于多個像素單元10a的各列設(shè)置的輸出信號線88的連接。屬于同一列的像素單元10a共通地連接于多個輸出信號線88中的對應(yīng)的1個。由行掃描電路90以行單位選擇的像素單元10a的輸出信號經(jīng)由輸出信號線88被列電路91讀出。列電路91對于從像素單元10a讀出的輸出信號進(jìn)行以相關(guān)雙采樣為代表的噪聲抑制信號處理、模擬-數(shù)字變換(ad變換)等。

      信號處理電路92對從像素單元10a取得的圖像信號實施各種處理。信號處理電路92的輸出經(jīng)由輸出電路93被讀出至攝像裝置100a的外部。

      控制電路94接收從攝像裝置100a的例如外部提供的指令數(shù)據(jù)、時鐘等,對攝像裝置100a整體進(jìn)行控制。控制電路94典型的是具有定時發(fā)生器,向行掃描電路90、列電路91等供給驅(qū)動信號。也可以由控制電路94執(zhí)行基于來自各像素單元10a的輸出的、從攝像面到被攝體的距離的計算。

      圖2表示像素單元10a的例示性的電路結(jié)構(gòu)。在圖2所例示的結(jié)構(gòu)中,像素單元10a具有光電變換部30、讀出電路32和連接在光電變換部30及讀出電路32之間的傳送晶體管31。

      光電變換部30接受入射光,生成與照度對應(yīng)的信號電荷。信號電荷的極性是正及負(fù)的哪種都可以。以下,作為光電變換部30而例示光敏二極管。但是,光電變換部30并不限定于光敏二極管,例如也可以是由有機材料或非晶硅等無機材料形成的光電變換膜。光電變換膜例如被配置在將半導(dǎo)體基板覆蓋的層間絕緣層上。即,本申請的攝像裝置可以是所謂的層疊型的攝像裝置。

      傳送晶體管31切換是否將由光電變換部30生成的信號電荷向讀出電路32傳送。傳送晶體管31典型的是形成在半導(dǎo)體基板上的場效應(yīng)晶體管(fet)。以下,只要沒有特別說明,就說明作為晶體管而使用n溝道m(xù)os的例子。因而,這里作為傳送晶體管31而例示n溝道m(xù)os。另外,半導(dǎo)體基板并不限定于其整體是半導(dǎo)體層的基板,也可以是在形成攝像區(qū)域的一側(cè)的表面設(shè)有半導(dǎo)體層的絕緣基板等。

      在作為傳送晶體管31的輸入的柵極上連接控制信號線81。如后述那樣,這里,控制信號線81接受配置在像素陣列pa中的多個緩沖器電路中的至少兩個的輸出電壓。傳送晶體管31的導(dǎo)通及截止由控制信號線81的電壓電平控制。通過將傳送晶體管31導(dǎo)通,由光電變換部30生成的信號電荷被傳送至光電變換部30及讀出電路32之間的電荷蓄積節(jié)點(也稱作浮動擴(kuò)散節(jié)點)fd。

      讀出電路32檢測由光電變換部11生成并被傳送至電荷蓄積節(jié)點fd的電信號。在圖2所例示的結(jié)構(gòu)中,讀出電路32包括信號檢測晶體管42及地址晶體管44。如圖示那樣,信號檢測晶體管42的柵極與傳送晶體管31的輸出(源極及漏極中的一方)連接。信號檢測晶體管42的源極經(jīng)由地址晶體管44而與輸出信號線88連接。在地址晶體管44的柵極上連接有地址控制線84。地址晶體管44的導(dǎo)通及截止經(jīng)由地址控制線84由行掃描電路90控制。

      輸出信號線88在其一端上具有由上述列電路91(參照圖1)等構(gòu)成的恒流源89。信號檢測晶體管42的漏極連接于電源布線(源極跟隨器電源),信號檢測晶體管42及恒流源89形成源極跟隨器電路。在攝像裝置100a動作時,信號檢測晶體管42在漏極接受電源電壓vdd的供給,由此將施加在柵極上的電壓即電荷蓄積節(jié)點fd的電壓放大并輸出。被信號檢測晶體管42放大后的信號經(jīng)由輸出信號線88被作為信號電壓有選擇地讀出。

      在該例中,讀出電路32包括源極及漏極中的一方連接于電源布線的復(fù)位晶體管46。復(fù)位晶體管46的源極及漏極中的另一方與電荷蓄積節(jié)點fd連接。在復(fù)位晶體管46的柵極上連接有復(fù)位控制線86。復(fù)位控制線86的電壓電平可以由行掃描電路90控制。即,復(fù)位晶體管46的導(dǎo)通及截止可以由行掃描電路90控制。通過將復(fù)位晶體管46及傳送晶體管31導(dǎo)通,能夠?qū)⒐怆娮儞Q部30的電荷復(fù)位。

      圖3示意地表示像素陣列pa中的像素單元10a與周邊驅(qū)動器80a之間的連接。如在圖3中示意地表示那樣,攝像裝置100a具有配置在像素陣列pa中的多個緩沖器電路20。在該例中,每4個像素單元10a配置有1個緩沖器電路20。在本說明書中,“緩沖器電路”是指包括1個以上的緩沖器的電路。構(gòu)成緩沖器電路的各個緩沖器的例子是使用晶體管或反向放大器的逆變器(invertingbuffer)。當(dāng)然,緩沖器的具體的電路結(jié)構(gòu)并不限定于逆變器,發(fā)射極跟隨器、源極跟隨器、利用運算放大器的電壓跟隨器等也能夠作為緩沖器電路的緩沖器使用。

      如圖示那樣,在各緩沖器電路20的輸入上,連接有與周邊驅(qū)動器80a連接的輸入信號線82。周邊驅(qū)動器80a具有分別連接在輸入信號線82上的周邊緩沖器80p,經(jīng)由輸入信號線82驅(qū)動配置在像素陣列pa內(nèi)的緩沖器電路20。這里,沿著多個像素單元10a的行的延伸方向(以下,簡單稱作“行方向”)配置的多個緩沖器電路20的輸入共通地連接于1條輸入信號線82。例如,如果著眼于在像素陣列pa中配置為矩陣狀的多個緩沖器電路20中的、在圖3中配置在最上側(cè)的行中的緩沖器電路20a及20b,則它們的輸入共通地連接于圖3中處于最上側(cè)的輸入信號線82。

      圖4將圖3所示的緩沖器電路20a及其周邊放大表示。圖4表示包括緩沖器電路20a及配置為2行2列的4個像素單元10a的像素塊pba。如圖示那樣,在像素塊pba中,配置有與4個像素單元10a的傳送晶體管31的各柵極連接的控制信號線81a。在該例中,控制信號線81a形成為柵格狀。如圖示那樣,該控制信號線81a連接于緩沖器電路20a的輸出。即,像素塊pba中包含的4個像素單元10a的傳送晶體管31的導(dǎo)通及截止由來自緩沖器電路20a的輸出電壓控制。在該例中,相互接近配置的4個像素單元10a中的傳送晶體管31的柵極通過控制信號線81a相互連接。因而,可以說這些傳送晶體管31之間的導(dǎo)通及截止的定時是一致的。

      再次參照圖3。配置在像素陣列pa中的其他緩沖器電路20的各自和其周邊的電路結(jié)構(gòu)也可以與圖4所示的像素塊pba的電路結(jié)構(gòu)相同。即,像素陣列pa可以是多個像素塊的反復(fù)構(gòu)造。

      例如,在包括緩沖器電路20b和其周邊的4個像素單元10a的像素塊pbb中,配置具有與4個像素單元10a的各自的連接的柵格狀的控制信號線81b。處于緩沖器電路20b的周邊的4個像素單元10a的傳送晶體管31的柵極與該控制信號線81b連接。因而,像素塊pbb中包含的4個像素單元10a的傳送晶體管31的導(dǎo)通及截止由來自緩沖器電路20b的輸出電壓控制。同樣,在沿著多個像素單元10a的列的方向上與像素塊pba相鄰的像素塊pbc中,設(shè)有緩沖器電路20c及柵格狀的控制信號線81c。像素塊pbc中包含的像素單元10a的傳送晶體管31的柵極通過控制信號線81c相互連接。

      如在圖3中示意地表示那樣,這里像素塊pba的控制信號線81a與像素塊pbb的控制信號線81b相互連接。換言之,像素塊pba的緩沖器電路20a的輸出與像素塊pbb的緩沖器電路20b的輸出電連接。如在圖3中例示那樣,通過將分別與1個以上的傳送晶體管31的柵極連接的兩個以上的緩沖器電路20的輸出相互連接,能夠減小這些傳送晶體管31的導(dǎo)通及截止的時間上的偏差。

      在圖3所示的例子中,進(jìn)一步,構(gòu)成像素陣列pa的全部的像素塊的控制信號線相互連接。例如,像素塊pba的控制信號線81a與像素塊pbc的控制信號線81c相互連接,結(jié)果,控制信號線81a、控制信號線81b及控制信號線81c相互連接。即,在該例中,作為整體而柵格狀的控制信號線81配置于像素陣列pa,由此,像素陣列pa內(nèi)的多個緩沖器電路20的輸出被結(jié)合??刂菩盘柧€81具有與像素陣列pa中包含的像素單元10a的傳送晶體管31的柵極的連接。因而,能夠經(jīng)由控制信號線81向像素陣列pa中包含的像素單元10a的傳送晶體管31共通地施加控制信號。

      通過將與緩沖器電路20的輸出連接的控制信號線在多個像素塊之間相互連接,能夠消除與距周邊驅(qū)動器80a的距離對應(yīng)的信號延遲的影響,縮小多個像素單元10a的傳送晶體管31的導(dǎo)通及截止的定時的偏差。此外,通過將兩個以上的緩沖器電路20的輸出相互連接,這些緩沖器電路20的特性的不均勻、各個像素塊的控制信號線的寄生電容的不均勻被平均化。結(jié)果,由特性的不均勻、寄生電容的不均勻引起的多個傳送晶體管31的導(dǎo)通及截止的定時的偏差被縮小。

      如圖3所例示那樣,通過將構(gòu)成像素陣列pa的全部的像素塊的控制信號線相互連接,能夠?qū)⑾袼仃嚵衟a內(nèi)的全部的像素單元10a的傳送晶體管31一齊導(dǎo)通及截止。當(dāng)然,將配置在像素陣列pa中的全部的緩沖器電路20的輸出相互連接并不是必須的。例如,在想要針對構(gòu)成像素陣列pa的一部分的像素單元10a使晶體管的導(dǎo)通及截止的定時一致的情況下,只要將向該一部分的像素單元10a的晶體管供給控制信號的緩沖器電路20的輸出相互連接就可以。

      另外,在圖3及圖4所示的例子中,每4個像素單元10a配置有1個緩沖器電路20。但是,對于幾個像素單元10a配置1個緩沖器電路20、換言之在1個像素塊中包含的像素單元10a的數(shù)量并不限定于參照圖3及圖4說明的例子,能夠任意地設(shè)定。例如,也可以以對包括配置為4行4列或16行16列的矩陣狀的像素單元10a的像素塊配置1個的比例設(shè)置緩沖器電路20。通過將1個緩沖器電路20在多個像素單元10a之間共用,能夠削減對攝像沒有貢獻(xiàn)的死空間,有效地利用攝像區(qū)域。當(dāng)然,在各像素塊中像素單元10a的行數(shù)與列數(shù)不需要一致。

      緩沖器電路20在各像素塊中可以配置在其中央附近。特別是,由配置為2行2列的矩陣狀的像素單元10a構(gòu)成像素塊,在其中央配置緩沖器電路20,由此能夠在4個像素單元10a中對稱地配置各受光區(qū)域。換言之,能夠在4個像素單元10a之間使受光區(qū)域的形狀疊合。因而,容易確保像素塊內(nèi)的像素單元10a間的構(gòu)造上的對稱性,在抑制像素單元10a間的特性的不均勻的觀點上是有利的。

      或者,也可以按每個像素單元配置1個緩沖器電路。圖5表示按每個像素單元配置1個緩沖器電路的例子。圖6在圖5所示的像素單元中取出接近配置的4個而表示。

      圖5所示的攝像裝置100b具有包括多個像素單元10b的像素陣列pa和周邊驅(qū)動器80b。在該例中,像素單元10b分別具有緩沖器電路20。對應(yīng)于各像素單元10b具有緩沖器電路20的情況,這里,按多個像素單元10b的每一行設(shè)有具有與周邊驅(qū)動器80b的連接的輸入信號線82。如在圖5中示意地表示那樣,沿著多個像素單元10b的行方向配置的多個緩沖器電路20的輸入共通地連接于1條輸入信號線82。

      如圖6所示,在該例中,各緩沖器電路20的輸出連接于對應(yīng)的像素單元10b的傳送晶體管31的柵極。在該例中,各像素單元10b的傳送晶體管31的柵極還通過控制信號線81相互連接。圖6所示的結(jié)構(gòu)可以說是當(dāng)著眼于某個像素塊時,包括柵極通過控制信號線81相互連接的傳送晶體管31的像素單元10b的數(shù)量與在其輸出上連接著控制信號線81的緩沖器電路20的數(shù)量相等的例子。

      這樣,也可以對每1個像素單元10b配置1個緩沖器電路20。通過使像素陣列pa中的像素單元10b與配置在像素陣列pa內(nèi)的緩沖器電路20為相同數(shù)量,保證了多個像素單元10b之間的對稱性,結(jié)果能夠抑制像素陣列pa內(nèi)的晶體管的特性的不均勻、布線的寄生電容的不均勻等的影響。因而,能夠?qū)⒍鄠€傳送晶體管31的導(dǎo)通及截止的定時的偏差進(jìn)一步縮小。

      (第2實施方式)

      圖7表示本申請的第2實施方式的攝像裝置的例示性的結(jié)構(gòu)。圖7所示的攝像裝置100c具有配置在像素陣列pa內(nèi)的多個緩沖器電路22。在該例中,多個緩沖器電路22包括輸入被連接于共通的輸入信號線82的緩沖器電路22a、22b及22c。緩沖器電路22a、22b及22c的輸出分別連接于控制信號線81a、81b及81c。如圖7所示,控制信號線81a、81b及81c分別具有與多個像素單元10a的傳送晶體管31的柵極的連接。另外,在圖7中描繪成例如與控制信號線81a連接的多個像素單元10a沿著紙面的水平方向配置為一列。當(dāng)然,這不過是為了說明的方便,與控制信號線81a連接的多個像素單元10a例如可以排列為矩陣狀。換言之,控制信號線81a、81b及81c分別可以是柵格狀的布線。

      配置在像素陣列pa內(nèi)的多個緩沖器電路22分別包括串聯(lián)連接的1個以上的緩沖器24。這里,如圖7所示,連接在輸入與輸出之間的緩沖器24的數(shù)量在緩沖器電路22a、22b及22c之間相互不同。例如,如果著眼于緩沖器電路22a、22b及22c中的從周邊驅(qū)動器80a到輸入的距離最小的緩沖器電路22a,則控制信號線81a連接于緩沖器電路22a中包含的5個緩沖器中的第5個緩沖器的輸出級。另一方面,從周邊驅(qū)動器80a到輸入的距離最大的緩沖器電路22c中,控制信號線81c連接于緩沖器電路22c中包含的5個緩沖器中的第1個緩沖器的輸出級。在位于緩沖器電路22a及緩沖器電路22c的中間的緩沖器電路22b中,控制信號線81b連接于緩沖器電路22b中包含的5個緩沖器中的第3個緩沖器的輸出級。

      這樣,在第2實施方式中,根據(jù)從周邊驅(qū)動器80a到緩沖器電路22的輸入的距離而改變該緩沖器電路22的緩沖器的輸出級數(shù)。通過根據(jù)從周邊驅(qū)動器80a到緩沖器電路22的輸入的距離來調(diào)整連接在緩沖器電路22的輸入與連接于緩沖器電路22的輸出上的控制信號線之間的緩沖器24的數(shù)量,能夠減小與距周邊驅(qū)動器80a的距離對應(yīng)的信號延遲的影響。在圖7所示的例子中,距周邊驅(qū)動器80a越遠(yuǎn),越減少介于輸入信號線82與控制信號線之間的緩沖器24的數(shù)量。根據(jù)這樣的連接,能夠在輸入被連接于同一個輸入信號線82上的多個緩沖器電路22之間減小從這些緩沖器電路22供給的信號的延遲差。因而,例如能夠縮小柵極被連接于控制信號線81a的傳送晶體管31與柵極被連接于控制信號線81c的傳送晶體管31之間的導(dǎo)通及截止的時間上的偏差。

      圖8表示本申請的第2實施方式的變形例的攝像裝置。在圖8所示的攝像裝置100d中,在共用輸入信號線82的多個緩沖器電路22(例如緩沖器電路22a、22b、22c)之間,與它們的緩沖器電路22的輸出分別連接的控制信號線(例如控制信號線81a、81b、81c)通過連接線78相互連接。如圖8所示,通過在沿多個像素單元10a的行方向配置的多個像素塊之間將控制信號線相互連接,能夠?qū)⑦@些像素塊間的信號的延遲平均化。因而,不僅在各像素塊內(nèi),在沿著多個像素單元10a的行方向配置的多個像素塊之間也能夠縮小包含在這些像素塊中的傳送晶體管31的導(dǎo)通及截止的時間上的偏差。

      圖9表示本申請的第2實施方式的另一變形例的攝像裝置。在圖9所示的攝像裝置100e中,通過連接線79在沿著多個像素單元10a的列的延伸方向(以下,單稱作“列方向”)配置的多個像素塊之間將控制信號線相互連接。如圖9所例示那樣,不僅關(guān)于行方向,關(guān)于列方向也通過在多個像素塊之間將控制信號線相互連接,能夠?qū)⒗珀P(guān)于晶體管的特性、布線的寄生電容的各行的不均勻平均化。

      這里,說明周邊驅(qū)動器與像素陣列中的像素單元的連接的另一例。在圖1、圖3、圖5及圖7~圖9所例示的結(jié)構(gòu)中,沿著矩形狀的像素陣列pa的一邊配置有1個周邊驅(qū)動器。但是,這些不過是例示,周邊驅(qū)動器的數(shù)量并不限定于1個。

      圖10表示周邊驅(qū)動器的配置的另一例。在圖10所例示的結(jié)構(gòu)中,像素陣列pa例如具有與參照圖3說明的像素陣列pa同樣的結(jié)構(gòu)。這里,為了避免圖面變復(fù)雜,省略了控制信號線81的圖示。

      在圖10所示的例子中,在像素陣列pa的左側(cè)及右側(cè)分別配置有周邊驅(qū)動器80a1及80a2。如果著眼于沿著行方向延伸的多個輸入信號線82中的例如圖10中的最上方的輸入信號線82,則該輸入信號線82將周邊驅(qū)動器80a1中的周邊緩沖器80p1中的1個輸出與周邊驅(qū)動器80a2中的周邊緩沖器80p2中的1個輸出相互連接。在該輸入信號線82上,連接有緩沖器電路20a的輸入和緩沖器電路20b的輸入。如果著眼于從上起第2個輸入信號線82,則該輸入信號線82將周邊緩沖器80p1中的另1個輸出與周邊緩沖器80p2中的另1個輸出相互連接。在該輸入信號線82上,連接有沿著多個像素單元10a的列方向而與緩沖器電路20a相鄰的緩沖器電路20c的輸入。

      如圖示那樣,在該例中,各輸入信號線82連接于周邊驅(qū)動器80a1中的周邊緩沖器80p1和周邊驅(qū)動器80a2中的對應(yīng)的周邊緩沖器80p2的雙方。這樣,通過將多個周邊驅(qū)動器(這里是周邊驅(qū)動器80a1及80a2)的輸出用輸入信號線82相互連接,能夠減小與從周邊驅(qū)動器到緩沖器電路的距離對應(yīng)的信號延遲的影響。因而,能夠縮小像素陣列pa中的傳送晶體管31的導(dǎo)通及截止的時間上的偏差。

      圖11表示周邊驅(qū)動器的配置的再另一例。在圖11所例示的結(jié)構(gòu)中,多個輸入信號線82通過沿著多個像素單元10a的列方向延伸的連接線85相互連接。例如,具有與緩沖器電路20a的輸入的連接的輸入信號線82和具有與緩沖器電路20c的輸入的連接的輸入信號線82通過連接線85相互連接。在該例中,緩沖器電路20配置為矩陣狀,與此對應(yīng)地多個連接線85按多個緩沖器電路20的每個列配置。通過將多個輸入信號線82相互連接,能夠?qū)碜愿髦苓咈?qū)動器的輸入中的時間差、各周邊驅(qū)動器中的周邊緩沖器的晶體管的特性不均勻等的影響消除。

      圖12表示周邊驅(qū)動器的配置的再另一例。如圖12所例示那樣,也可以沿著矩形狀的像素陣列pa的其他兩邊配置周邊驅(qū)動器80a3及周邊驅(qū)動器80a4,將它們的輸出相互連接。在該例中,也可以說是輸入信號線82和連接線85的整體形成柵格狀的輸出信號線。根據(jù)這樣的結(jié)構(gòu),能夠更有效地減小周邊驅(qū)動器中的各個周邊緩沖器的輸出信號的延遲差。

      圖13是用于說明將與傳送晶體管31的柵極連接的控制信號線在多個像素塊之間相互連接的效果的信號波形的示意圖。在圖13中,將參照圖12說明的結(jié)構(gòu)中的信號波形與圖14所示的比較例中的信號波形一起表示。圖14表示作為比較例的攝像裝置500的電路結(jié)構(gòu)。如在圖14中示意地表示那樣,在攝像裝置500的像素陣列pa中,各像素塊中的控制信號線沒有連接于其他像素塊中的控制信號線。例如,圖14中的像素塊pba的控制信號線81a與像素塊pbb的控制信號線81b沒有相互連接。

      參照圖13。圖13所示的4個波形中的最上方的波形表示對于周邊驅(qū)動器(周邊驅(qū)動器80a1~80a4或周邊驅(qū)動器80a)的理想的輸入信號的波形。這里,在時刻t1,信號電平從低電平上升為高電平,在時刻t2,信號電平從高電平變化為低電平。

      圖13中的從上起第2個波形表示將上述波形的信號輸入到周邊驅(qū)動器中時的配置在像素陣列pa內(nèi)的緩沖器電路20的輸入的信號波形。如示意地表示那樣,發(fā)生了與從周邊驅(qū)動器到緩沖器電路20的距離對應(yīng)的延遲差δ。延遲差δ是高電平和低電平的中間的電平的時間差。例如如果是圖12所示的結(jié)構(gòu),則隨著從像素陣列pa的外緣遠(yuǎn)離(隨著向像素陣列pa的中央靠近),信號的上升的延遲擴(kuò)大。如果是圖14所示的結(jié)構(gòu),則隨著從周邊驅(qū)動器80a遠(yuǎn)離而信號的上升的延遲擴(kuò)大。

      圖13中的從上起第3個波形表示圖12所示的結(jié)構(gòu)中的緩沖器電路20的輸出的信號波形。緩沖器電路20的輸出的信號波形相當(dāng)于向傳送晶體管31的柵極施加的信號的波形。通過將連接于緩沖器電路20的輸出的控制信號線在多個像素塊之間相互連接(例如參照圖3),延遲差δ被縮小。根據(jù)本申請的第1實施方式,與將連接于緩沖器電路20的輸出的控制信號線在多個像素塊之間不相互連接的情況相比,能夠?qū)⒀舆t差δ減小到10%左右。

      圖13中的最下方的波形表示圖14所示的比較例中的緩沖器電路20的輸出的信號波形。與緩沖器電路20的輸入的波形(從上起第2個波形)相比延遲差δ進(jìn)一步擴(kuò)大。這是因為還加上了各個緩沖器電路20的晶體管的特性不均勻、布線的寄生電容的不均勻等的影響。根據(jù)圖13中的從上起第3個波形與第4個波形的比較可知,通過將連接于緩沖器電路20的輸出的控制信號線在多個像素塊之間相互連接,能夠改善傳送晶體管31的控制信號中的延遲差δ。

      (第3實施方式)

      圖15表示本申請的第3實施方式的攝像裝置的例示性的結(jié)構(gòu)。圖15所示的攝像裝置100f大體上包括形成有多個緩沖器電路26的第1芯片ch1和形成有像素陣列pa的第2芯片ch2。

      芯片ch1還具有周邊驅(qū)動器80c及多個輸入信號線82。如圖示那樣,芯片ch1上的多個緩沖器電路26的輸入與連接于周邊驅(qū)動器80c的輸入信號線82中的某一個連接。在該例中,多個緩沖器電路26包括輸入被連接于同一個輸入信號線82上的緩沖器電路26a、26b及26c。

      在圖15所例示的結(jié)構(gòu)中,在芯片ch2上形成有包括多個像素單元10a的排列的像素陣列pa。在該例中,形成在芯片ch2上的像素陣列pa除了在像素陣列pa內(nèi)沒有配置緩沖器電路22以外,具有與參照圖9說明的像素陣列pa大致同樣的結(jié)構(gòu)。例如,圖15所示的像素陣列pa包括:包含傳送晶體管31的柵極連接于控制信號線81a的多個像素單元10a的像素塊、包含傳送晶體管31的柵極連接于控制信號線81b的多個像素單元10a的像素塊、和包含傳送晶體管31的柵極連接于控制信號線81c的多個像素單元10a的像素塊。與參照圖9說明的像素陣列pa同樣,在該例中,在沿著行方向配置的多個像素塊之間,這些像素塊中的控制信號線也通過連接線78相互連接。例如,控制信號線81a、81b及81c通過連接線78相互連接。此外,這里在沿著列方向配置的多個像素塊之間,這些像素塊中的控制信號線也通過連接線79相互連接。但是,在這里說明的實施方式中,在多個像素塊之間這些像素塊中的控制信號線相互連接并不是必須的。

      如在圖15中示意地表示那樣,芯片ch1上的緩沖器電路26的輸出經(jīng)由連接線70而與芯片ch2上的控制信號線連接。在圖15所示的例子中,緩沖器電路26a的輸出與控制信號線81a經(jīng)由連接線70相互連接。同樣,緩沖器電路26b的輸出與控制信號線81b經(jīng)由連接線70相互連接,緩沖器電路26c的輸出與控制信號線81c經(jīng)由連接線70相互連接。這樣,通過將接受周邊驅(qū)動器80c的輸出電壓的多個緩沖器電路26分離設(shè)置到與形成像素陣列pa的芯片(這里是芯片ch2)不同的芯片(這里是芯片ch1)上,能夠使連接緩沖器電路26與控制信號線的多個連接線70的長度大致相同。即,能夠減小將芯片ch1上的緩沖器電路26與芯片ch2上的控制信號線連接的多個連接線70之間的寄生電容的不均勻。因而,能夠抑制具有與連接在某個連接線70上的控制信號線的連接的傳送晶體管31與具有與連接在其他的某個連接線70上的控制信號線的連接的傳送晶體管31之間的信號的延遲差。

      進(jìn)而,在該例中,由于形成在芯片ch2上的多個控制信號線通過連接線78及79相互連接,所以能夠使芯片ch1上的緩沖器電路26的晶體管間的特性不均勻、芯片ch2上的控制信號線的寄生電容的不均勻等平均化。因而,能夠?qū)谙袼仃嚵衟a中的多個像素單元10a的傳送晶體管31的導(dǎo)通及截止的時間上的偏差縮小。

      芯片ch1也可以層疊在芯片ch2上。換言之,攝像裝置100f也可以包括芯片ch1及芯片ch2的層疊構(gòu)造。通過采用芯片ch1及芯片ch2的層疊構(gòu)造,能夠更容易地在多個連接線70之間使它們的長度一致。在此情況下,可以將芯片ch1上的緩沖器電路26與芯片ch2上的控制信號線例如用焊接球(也可以稱作微凸塊)或貫通電極(典型的是硅貫通電極(tsv))電連接。這樣,連接線70并不限定于線狀的導(dǎo)電部件。也可以在芯片ch1與芯片ch2之間夾裝用于調(diào)整端子間隔的中介層(interposer)。

      根據(jù)在與形成像素陣列pa的芯片ch2不同的芯片ch1上配置周邊驅(qū)動器80c及緩沖器電路26的結(jié)構(gòu),布線的設(shè)計的自由度提高。因而,例如通過將連結(jié)周邊驅(qū)動器80c的輸出和緩沖器電路26的輸入的布線形成在與緩沖器電路26相同的芯片上,能夠減少周邊驅(qū)動器80c與緩沖器電路26之間的布線的時間常數(shù)。或者,能夠比較容易地使連結(jié)某個緩沖器電路26(例如緩沖器電路26a)與周邊驅(qū)動器80c的布線(也可以說是輸入信號線82的一部分)的長度、和連結(jié)其他的某個緩沖器電路26(例如緩沖器電路26b)與周邊驅(qū)動器80c的布線的長度一致。因此,能夠減小從周邊驅(qū)動器80c對各緩沖器電路26的輸入信號的延遲差。通過減小從周邊驅(qū)動器80c對各緩沖器電路26的輸入信號的延遲差,能夠得到減小向芯片ch2上的傳送晶體管31的輸入信號的延遲差的效果。

      另外,也可以在芯片ch1的一個主面上形成緩沖器電路26,在另一個主面上配置輸入信號線82。在此情況下,只要例如通過貫通電極將緩沖器電路26與輸入信號線82連接就可以。

      如以上說明,根據(jù)本申請的實施方式,能夠成為簡單的結(jié)構(gòu),并且能夠在攝像區(qū)域整體中縮小對于像素單元內(nèi)的晶體管的訪問的時間差。也可以將上述各實施方式相互組合而應(yīng)用。

      另外,在上述各實施方式中,說明了減小傳送晶體管31的控制信號的延遲差的例子,但這些實施方式的應(yīng)用范圍當(dāng)然并不限定于傳送晶體管31。能夠?qū)⑸鲜龈鲗嵤┓绞竭m當(dāng)?shù)貞?yīng)用到將配置在多個像素單元的各自中的其他的晶體管一齊導(dǎo)通及截止那樣的結(jié)構(gòu)。例如,如果是圖2的結(jié)構(gòu),則也可以應(yīng)用到復(fù)位晶體管46。此外,在上述各實施方式中,作為傳送晶體管31、復(fù)位晶體管46、信號檢測晶體管42及地址晶體管44而例示了n溝道m(xù)os。但是,這些晶體管分別也可以是p溝道m(xù)os。也不需要使它們的全部統(tǒng)一為n溝道m(xù)os或p溝道m(xù)os的某種。作為晶體管,除了fet以外也可以使用雙極晶體管。

      本申請的攝像裝置能夠利用于數(shù)字靜像照相機、醫(yī)療用照相機、監(jiān)視用照相機、車載用照相機、機器人用照相機、數(shù)字單反照相機、數(shù)字無反照相機等各種照相機系統(tǒng)及傳感器系統(tǒng)。此外,例如也可以進(jìn)行作為姿勢控制等的輸入設(shè)備的應(yīng)用。

      當(dāng)前第1頁1 2 
      網(wǎng)友詢問留言 已有0條留言
      • 還沒有人留言評論。精彩留言會獲得點贊!
      1