本發(fā)明涉及集成電路領(lǐng)域，更具體地，涉及一種無線局域網(wǎng)射頻收發(fā)機(jī)電路芯片。

背景技術(shù)：

當(dāng)前無線通信技術(shù)迅猛發(fā)展，其中無線局域網(wǎng)技術(shù)尤其重要且與日常生活息息相關(guān)。其優(yōu)勢在于短距離下可以以極高速率傳輸，且基本適用于任意場合，可將手持智能終端從有線網(wǎng)絡(luò)的束縛中解放出來，具有革命性的意義。更為重要的是，無線局域網(wǎng)具有以下特點(diǎn)：強(qiáng)移動(dòng)性，只要信號(hào)覆蓋到即可保持連接，而無需注意特定方向；配置簡單，一般應(yīng)用場景下，用戶僅需輸入密碼即可進(jìn)行連接；組網(wǎng)方式靈活，可與有線網(wǎng)絡(luò)進(jìn)行復(fù)合組網(wǎng)，形成容量極大的基礎(chǔ)設(shè)施網(wǎng)絡(luò)。

當(dāng)前無線局域網(wǎng)絡(luò)所使用的協(xié)議為IEEE 802.11協(xié)議群，其中得到最廣泛應(yīng)用的IEEE 802.11b協(xié)議使用2.4GHz作為載波頻段，補(bǔ)償編碼調(diào)制CCK進(jìn)行調(diào)制。在高速數(shù)據(jù)傳輸率的前提下，需要達(dá)到高靈敏度、高線性度、低誤碼率等設(shè)計(jì)目標(biāo)，因此射頻收發(fā)機(jī)的設(shè)計(jì)具有一定的挑戰(zhàn)性。

以往射頻集成電路通常使用GaAs工藝進(jìn)行開發(fā)和制造以獲得高頻工作點(diǎn)和低噪的特性，但GaAs工藝面臨著無法與數(shù)字電路進(jìn)行集成、面積和功耗較大、成本高等劣勢。同時(shí)，隨著CMOS集成電路工藝的發(fā)展，片上電感可用性得到極大提高，從而使得基于CMOS工藝的全芯片集成射頻收發(fā)機(jī)電路實(shí)現(xiàn)成為可能，整個(gè)無線局域網(wǎng)收發(fā)芯片也可集成在單芯片中，即SOC實(shí)現(xiàn)。射頻收發(fā)機(jī)作為數(shù)據(jù)從空間中的無線電波到數(shù)字信號(hào)轉(zhuǎn)換的直接媒介和接口，其性能和集成度對(duì)于整個(gè)無線局域網(wǎng)數(shù)據(jù)傳輸系統(tǒng)至關(guān)重要。然而，由于射頻電路工作在極高頻率下，信號(hào)從二維的電子流動(dòng)形式向三維的電磁波形式傳播形式轉(zhuǎn)變，且電路中高頻器件受到噪聲干擾和寄生效應(yīng)的影響更為嚴(yán)重，因此，射頻收發(fā)機(jī)的設(shè)計(jì)成為關(guān)鍵點(diǎn)和難點(diǎn)。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明提供一種無線局域網(wǎng)射頻收發(fā)機(jī)電路芯片，該芯片可有效的對(duì)無線局域網(wǎng)的射頻信號(hào)進(jìn)行收發(fā)。

為了達(dá)到上述技術(shù)效果，本發(fā)明的技術(shù)方案如下：

一種無線局域網(wǎng)射頻收發(fā)機(jī)電路芯片，包括接收電路RX、發(fā)射電路TX、數(shù)字控制模塊CTL和本振頻率發(fā)生器FS；

所述接收電路RX包括低噪放大器LNA、若干混頻器Mixer、若干第一可變?cè)鲆娣糯笃鱒GA1、若干低通濾波器LPF、若干第二可變?cè)鲆娣糯笃鱒GA2、若干高速緩沖器Buffer和若干模數(shù)轉(zhuǎn)換器ADC，所述混頻器Mixer、第一可變?cè)鲆娣糯笃鱒GA1、低通濾波器LPF、第二可變?cè)鲆娣糯笃鱒GA2、高速緩沖器Buffer和模數(shù)轉(zhuǎn)換器ADC順次連接成一路信號(hào)流向電路，若干混頻器Mixer、若干第一可變?cè)鲆娣糯笃鱒GA1、若干低通濾波器LPF、若干第二可變?cè)鲆娣糯笃鱒GA2、若干高速緩沖器Buffer和若干模數(shù)轉(zhuǎn)換器ADC組成若干路信號(hào)流向電路，每一路信號(hào)流向電路的混頻器Mixer的輸入端與低噪放大器LNA的輸出端連接，每一路信號(hào)流向電路的模數(shù)轉(zhuǎn)換器ADC的輸出端連接到該電路芯片外的數(shù)字基帶；所述每一路信號(hào)流向電路的混頻器Mixer的輸入端還與本振頻率發(fā)生器FS連接；數(shù)字控制模塊CTL與接收電路RX的所有器件相連；所述每一路信號(hào)流向電路的混頻器Mixer的輸出端與一補(bǔ)償DAC模塊連接；

發(fā)射電路TX包括若干模數(shù)轉(zhuǎn)換器DAC、若干可變?cè)鲆娣糯笃鱒GA，若干混頻器Mixer和可變?cè)鲆嫔漕l放大器RFVGA，模數(shù)轉(zhuǎn)換器DAC、可變?cè)鲆娣糯笃鱒GA，混頻器Mixer順次連接成一路信號(hào)走向電路，若干模數(shù)轉(zhuǎn)換器DAC、若干可變?cè)鲆娣糯笃鱒GA，若干混頻器Mixer組成若干路信號(hào)走向電路，每一路信號(hào)走向電路的模數(shù)轉(zhuǎn)換器DAC的輸入端與該電路芯片外的數(shù)字基頻帶連接，每一路信號(hào)走向電路的混頻器Mixer的輸出端與可變?cè)鲆嫔漕l放大器RFVGA連接；所述每一路信號(hào)走向電路的混頻器Mixer的輸入端還與本振頻率發(fā)生器FS連接；數(shù)字控制模塊CTL與發(fā)射電路TX的所有器件相連；所述每一路信號(hào)走向電路的可變?cè)鲆娣糯笃鱒GA的輸出端與一補(bǔ)償DAC模塊連接。

進(jìn)一步地，所述的接收電路RX包括兩路信號(hào)流向電路，分別通過本振頻率發(fā)生器FS產(chǎn)生的I路和Q路基頻信號(hào)。

進(jìn)一步地，發(fā)射電路TX包括兩路信號(hào)走向電路，分別通過數(shù)字基帶產(chǎn)生的I路和Q路信號(hào)。

進(jìn)一步地，該電路芯片中的低通濾波器LPF是5階巴特沃斯低通濾波器，所述低通濾波器LPF的帶寬為10MHz或20MHz。

進(jìn)一步地，分別通過本振頻率發(fā)生器FS產(chǎn)生的I路和Q路基頻信號(hào)，I路和Q路基頻信號(hào)的頻率都為2.4GHz，相位差為90度。

與現(xiàn)有技術(shù)相比，本發(fā)明技術(shù)方案的有益效果是：

本發(fā)明執(zhí)行無線射頻接收功能的時(shí)候，無線局域網(wǎng)協(xié)議規(guī)定的射頻信號(hào)從天線流入經(jīng)過接收機(jī)放大、混頻、功率放大、濾波后經(jīng)由模擬數(shù)字轉(zhuǎn)換器ADC處理后送入外部的數(shù)字基帶進(jìn)行解調(diào)。當(dāng)本發(fā)明執(zhí)行無線射頻發(fā)射功能時(shí)，由數(shù)字基帶發(fā)送的數(shù)字信號(hào)由數(shù)字模擬轉(zhuǎn)換器DAC轉(zhuǎn)換為模擬信號(hào)并由本發(fā)明的無線射頻發(fā)射機(jī)進(jìn)行濾波、放大、混頻后成為射頻信號(hào)，并由外置功率放大器PA放大后，由天線發(fā)射。本發(fā)明可以有效的對(duì)無線局域網(wǎng)的射頻信號(hào)進(jìn)行收發(fā)。

附圖說明

圖1為本發(fā)明的結(jié)構(gòu)圖；

圖2為本發(fā)明接收電路RX的原理圖；

圖3為本發(fā)明發(fā)射電路TX的原理圖；

圖4為本發(fā)明頻率綜合器FS的結(jié)構(gòu)圖。

具體實(shí)施方式

附圖僅用于示例性說明，不能理解為對(duì)本專利的限制；

為了更好說明本實(shí)施例，附圖某些部件會(huì)有省略、放大或縮小，并不代表實(shí)際產(chǎn)品的尺寸；

對(duì)于本領(lǐng)域技術(shù)人員來說，附圖中某些公知結(jié)構(gòu)及其說明可能省略是可以理解的。

下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明的技術(shù)方案做進(jìn)一步的說明。

實(shí)施例1

如圖1-3所示，一種無線局域網(wǎng)射頻收發(fā)機(jī)電路芯片，包括接收電路RX、發(fā)射電路TX、數(shù)字控制模塊CTL和本振頻率發(fā)生器FS；

所述接收電路RX包括低噪放大器LNA、若干混頻器Mixer、若干第一可變?cè)鲆娣糯笃鱒GA1、若干低通濾波器LPF、若干第二可變?cè)鲆娣糯笃鱒GA2、若干高速緩沖器Buffer和若干模數(shù)轉(zhuǎn)換器ADC，所述混頻器Mixer、第一可變?cè)鲆娣糯笃鱒GA1、低通濾波器LPF、第二可變?cè)鲆娣糯笃鱒GA2、高速緩沖器Buffer和模數(shù)轉(zhuǎn)換器ADC順次連接成一路信號(hào)流向電路，若干混頻器Mixer、若干第一可變?cè)鲆娣糯笃鱒GA1、若干低通濾波器LPF、若干第二可變?cè)鲆娣糯笃鱒GA2、若干高速緩沖器Buffer和若干模數(shù)轉(zhuǎn)換器ADC組成若干路信號(hào)流向電路，每一路信號(hào)流向電路的混頻器Mixer的輸入端與低噪放大器LNA的輸出端連接，每一路信號(hào)流向電路的模數(shù)轉(zhuǎn)換器ADC的輸出端連接到該電路芯片外的數(shù)字基帶；所述每一路信號(hào)流向電路的混頻器Mixer的輸入端還與本振頻率發(fā)生器FS連接；數(shù)字控制模塊CTL與接收電路RX的所有器件相連；所述每一路信號(hào)流向電路的混頻器Mixer的輸出端與一補(bǔ)償DAC模塊連接；

發(fā)射電路TX包括若干模數(shù)轉(zhuǎn)換器DAC、若干可變?cè)鲆娣糯笃鱒GA，若干混頻器Mixer和可變?cè)鲆嫔漕l放大器RFVGA，模數(shù)轉(zhuǎn)換器DAC、可變?cè)鲆娣糯笃鱒GA，混頻器Mixer順次連接成一路信號(hào)走向電路，若干模數(shù)轉(zhuǎn)換器DAC、若干可變?cè)鲆娣糯笃鱒GA，若干混頻器Mixer組成若干路信號(hào)走向電路，每一路信號(hào)走向電路的模數(shù)轉(zhuǎn)換器DAC的輸入端與該電路芯片外的數(shù)字基頻帶連接，每一路信號(hào)走向電路的混頻器Mixer的輸出端與可變?cè)鲆嫔漕l放大器RFVGA連接；所述每一路信號(hào)走向電路的混頻器Mixer的輸入端還與本振頻率發(fā)生器FS連接；數(shù)字控制模塊CTL與發(fā)射電路TX的所有器件相連；所述每一路信號(hào)走向電路的可變?cè)鲆娣糯笃鱒GA的輸出端與一補(bǔ)償DAC模塊連接。

本實(shí)施例中，數(shù)字控制模塊CTL將外部控制命令字通過SPI協(xié)議傳送到芯片內(nèi)部，并對(duì)其余三個(gè)射頻電路進(jìn)行控制。其次，射頻電路內(nèi)置了狀態(tài)寄存器，也使用SPI協(xié)議傳送到芯片外部，對(duì)此芯片的工作狀態(tài)進(jìn)行監(jiān)控。數(shù)字控制模塊CTL遵循SPI協(xié)議，有SPI_CLK，SPI_SS，SPI_MISO和SPI_MOSI四個(gè)接口。SPI_CLK信號(hào)為低頻時(shí)鐘，由外部控制電路或者FPGA產(chǎn)生；當(dāng)SPI_SS下降為低電平后，SPI傳輸開始，SPI_CLK有效，SPI_MOSI和SPI_MISO按照協(xié)議規(guī)定，分別執(zhí)行控制命令字接收和狀態(tài)監(jiān)視數(shù)據(jù)發(fā)送的任務(wù)。SPI_MOSI在若干個(gè)SPI時(shí)鐘周期內(nèi)以串行方式連續(xù)接收命令字并送入本芯片的內(nèi)部命名寄存器組ANABITS中。命名寄存器組ANABITS的寬度以容納所有控制命令字為準(zhǔn)。

本發(fā)明中的射頻信號(hào)接收機(jī)使用零中頻架構(gòu)。零中頻射頻接收機(jī)的本振頻率LO等于載頻RF，即中頻IF為零。RF信號(hào)經(jīng)過LNA放大直接變頻道基帶信號(hào)，LPF用于選擇有用信道。零中頻結(jié)構(gòu)具有不少優(yōu)點(diǎn)：結(jié)構(gòu)簡單，易于集成，無鏡像頻率干擾，適用于CMOS工藝實(shí)現(xiàn)；但零中頻結(jié)構(gòu)本身有不少劣勢：直流偏差(DC offset)，1/f噪聲干擾，I/Q失配影響等。本發(fā)明通過技術(shù)手段對(duì)以上問題進(jìn)行了解決。

直流偏差由自混頻引起，引發(fā)自混頻的信號(hào)主要由本振LO泄漏到混頻器RF輸入端，這種現(xiàn)象對(duì)零中頻接收機(jī)影響最大。對(duì)于零中頻結(jié)構(gòu)，后級(jí)沒有帶通濾波器，有用信號(hào)也是分布在DC附近，甚至DC處。混頻器級(jí)聯(lián)的LPF和VGA通常提供了最大電路增益(通常為20-60dB)，直流信號(hào)過大可能讓VGA無法正常工作，結(jié)果是信號(hào)的信噪比下降嚴(yán)重，自混頻引發(fā)的直流偏差最嚴(yán)重的影響在于使后級(jí)電路進(jìn)入飽和狀態(tài)，完全無法放大信號(hào)。直流偏差有多重減緩措施。本發(fā)明使用交流耦合的方法直接濾除DC信號(hào)；對(duì)于自混頻引起的直流偏差，采用諧波混頻來緩解，LO泄漏到mixer的RF端引發(fā)的自混頻產(chǎn)生RF輸出，不會(huì)產(chǎn)生DC信號(hào)。

濾除DC信號(hào)可以減小1/f噪聲干擾，LNA和混頻器提供一定的增益也可以有效抑制1/f噪聲。根據(jù)1/f噪聲特點(diǎn)，VGA中更大的晶體管尺寸也可以減小1/f噪聲?？傊畬?duì)零中頻結(jié)構(gòu)，1/f噪聲存在，但并不是主要的問題所在。本發(fā)明通過增加LPF濾波器和增大VGA中有效晶體管尺寸對(duì)1/f噪聲進(jìn)行消除。

元件失配會(huì)造成兩條正交支路不匹配，產(chǎn)生失真即I/Q失配。I/Q失配可采用數(shù)字方法補(bǔ)償。如圖2和圖3所示，本發(fā)明通過分別在接收電路和發(fā)射電路中添加兩個(gè)額外的DAC對(duì)IQ兩路失調(diào)進(jìn)行補(bǔ)償，并通過CTL模塊控制DAC的相關(guān)參數(shù)。

如圖4所示，頻率綜合器FS包括鑒頻鑒相器PFD，電荷泵CP，低通濾波器LPF，壓控振蕩器VCO和整數(shù)分頻器Divider。頻率綜合器FS的作用在于產(chǎn)生4.8GHz的高質(zhì)量時(shí)鐘并連接到接收鏈路RX和發(fā)射鏈路TX，分別執(zhí)行二分頻后產(chǎn)生2.4GHz的基頻信號(hào)用作混頻。

當(dāng)本發(fā)明執(zhí)行接收功能時(shí)，RF信號(hào)進(jìn)入到射頻信號(hào)接收機(jī)RX后首先被LNA進(jìn)行低噪放大。LNA本質(zhì)上是一個(gè)選頻放大器，其在特定頻段內(nèi)提供足夠大的增益以抑制后級(jí)電路噪聲。通常來說Mixer的噪聲一般在10dB以上，而協(xié)議要求整個(gè)接收鏈路的噪聲在10dB以下，所以Mixer必須加入噪聲足夠低的放大器以抑制噪聲，LNA即用來滿足此放大需求。具體來說LNA主要完成兩個(gè)功能：在工作頻段提供適當(dāng)?shù)脑鲆?，匹配前?jí)電路阻抗。在工作頻段提供適當(dāng)?shù)脑鲆姹憩F(xiàn)為輸入阻抗匹配在工作頻段和輸出通常諧振在工作頻段。

混頻器Mixer的作用就是變頻，把信號(hào)搬移到所需頻段，也就是輸出要產(chǎn)生新的頻率分量。如果系統(tǒng)是時(shí)變的或非線性的都可以產(chǎn)生性的頻率分量，Mixer可認(rèn)為是時(shí)變系統(tǒng)。通常Mixer要么對(duì)電壓要么對(duì)電流進(jìn)行切換，從而產(chǎn)生所需頻率分量。其在頻域的數(shù)學(xué)表達(dá)為：輸入信號(hào)與0或1信號(hào)相乘，周期0或1信號(hào)的傅里葉級(jí)數(shù)為：

輸入與LO在頻域相乘后便可得到所需頻譜。本發(fā)明采用全差分結(jié)構(gòu)的吉爾伯特混頻器對(duì)所述頻率進(jìn)行變頻操作。接收機(jī)中的混頻器的轉(zhuǎn)換增益為10dB，并通過DAC引入額外的失調(diào)電壓來補(bǔ)償鏈路的失調(diào)電壓。CTL的控制命令字對(duì)DAC的補(bǔ)償電壓進(jìn)行控制。

VGA的設(shè)計(jì)目的為保證線性度的前提下提供增益放大。VGA屬于低頻電路，本發(fā)明使用調(diào)節(jié)源極衰減共源放大器，通過調(diào)節(jié)電路的反饋電阻便可方便地改變電路增益，結(jié)構(gòu)相對(duì)簡單且滿足設(shè)計(jì)要求。本發(fā)明通過CTL接入控制位，通過改變反饋電阻接入的值，實(shí)現(xiàn)不同的增益。

本設(shè)計(jì)采用5階巴特沃斯LPF來緩解信道外干擾。通過級(jí)聯(lián)1階LPF和2個(gè)2階LPF實(shí)現(xiàn)5階LPF。LPF基于多環(huán)反饋結(jié)構(gòu)實(shí)現(xiàn)，通過調(diào)整電容實(shí)現(xiàn)帶寬調(diào)整和調(diào)諧，每個(gè)可調(diào)電容的結(jié)構(gòu)相同。LPF的帶寬為10MHz或20MHz。

設(shè)置緩沖器Buffer的主要目的是減小接收機(jī)的輸出阻抗，從而驅(qū)動(dòng)后級(jí)電路。Buffer的輸出阻抗為50歐姆，共模輸出電平V_out,cm＝0.6V。

接收鏈路的失調(diào)電壓通常比較大，理論上如果失調(diào)電壓不校準(zhǔn)電路無法工作，因此引入了失調(diào)校準(zhǔn)DAC對(duì)I路和Q路進(jìn)行調(diào)整。校準(zhǔn)的工作原理是往后級(jí)電路的注入小電流，外部引入失調(diào)電壓從而抵消掉電路固有的失調(diào)電壓。CTL控制模塊連接到DAC對(duì)其進(jìn)行控制，可以分別對(duì)I路和Q路設(shè)置步進(jìn)的正負(fù)電壓調(diào)整。

如圖3所示，射頻發(fā)射機(jī)包含低通濾波器LPF，可變?cè)鲆嫔漕l放大器RFVGA，可變?cè)鲆娣糯笃鱒GA，混頻器Mixer。發(fā)射機(jī)采用直接上變頻結(jié)構(gòu)，需要一個(gè)工作2*F_LO的本振信號(hào)，引入DAC用于補(bǔ)償失調(diào)電壓引起的本振泄露。通過SPI口調(diào)整以上模塊。

當(dāng)本發(fā)明執(zhí)行發(fā)射功能時(shí)，已調(diào)制的基帶信號(hào)以數(shù)字形式從數(shù)字基帶中經(jīng)過數(shù)字模擬轉(zhuǎn)換器DAC進(jìn)行轉(zhuǎn)換成為模擬信號(hào)，并送入到射頻信號(hào)發(fā)射機(jī)TX中。基帶信號(hào)首先被LPF濾波，之后經(jīng)過可變?cè)鲆娣糯笃鱒GA得到高信噪比的模擬信號(hào)，之后送入混頻器進(jìn)行上變頻。其中低通濾波器的結(jié)構(gòu)與接收機(jī)中低通濾波器的結(jié)構(gòu)相同，并可以實(shí)現(xiàn)調(diào)諧。

發(fā)射機(jī)所用的上變頻混頻器為吉爾伯特混頻結(jié)構(gòu)。該混頻器的轉(zhuǎn)換增益0dB?；祛l器后置加法器集成在此混頻器中。根據(jù)相關(guān)理論分析，發(fā)射鏈路的失調(diào)電壓導(dǎo)致本振泄露。和接收鏈路類似，通過DAC引入額外的失調(diào)電壓來補(bǔ)償鏈路的失調(diào)電壓。

片外功放的輸入阻抗一般為50歐姆，本發(fā)明可變?cè)鲆嫔漕l放大器RFVGA驅(qū)動(dòng)此阻抗。RFVGA需要外界RFC到電源的偏置。RFVGA連接到CTL控制單元，并可調(diào)整增益以控制發(fā)射功率。RFVGA的輸出信號(hào)連接到本發(fā)明外的外置PA功率放大器，并由天線進(jìn)行發(fā)射。

相同或相似的標(biāo)號(hào)對(duì)應(yīng)相同或相似的部件；

附圖中描述位置關(guān)系的用于僅用于示例性說明，不能理解為對(duì)本專利的限制；

顯然，本發(fā)明的上述實(shí)施例僅僅是為清楚地說明本發(fā)明所作的舉例，而并非是對(duì)本發(fā)明的實(shí)施方式的限定。對(duì)于所屬領(lǐng)域的普通技術(shù)人員來說，在上述說明的基礎(chǔ)上還可以做出其它不同形式的變化或變動(dòng)。這里無需也無法對(duì)所有的實(shí)施方式予以窮舉。凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明權(quán)利要求的保護(hù)范圍之內(nèi)。