本發(fā)明涉及光信號傳輸?shù)慕邮战K端，具體涉及基于現(xiàn)場可編程門陣列的光信號傳輸接收終端。

背景技術：

近年來，安全監(jiān)控在日常的生產(chǎn)生活中扮演的角色越來越重要，大到工業(yè)生產(chǎn)、高速公路、銀行以及港口，小到人們?nèi)粘Ｉ畹男^(qū)監(jiān)控、道路監(jiān)控等，在這些監(jiān)控環(huán)境中，都會需要視頻光端機。然而，現(xiàn)有技術中的光端機形形色色，其視頻采集往往是有濾波、采樣等多個電路組成，普遍存在成本較高、其系統(tǒng)穩(wěn)定較差的缺點，其電路零散，不便進行產(chǎn)品檢測和調(diào)試。

技術實現(xiàn)要素：

本發(fā)明所要解決的技術問題是使用大型零散電路系統(tǒng)，目的在于提供基于fpga的光信號傳輸發(fā)射終端，使用集成電路，降低成本，提高穩(wěn)定性，便于進行產(chǎn)品檢測和調(diào)試。

本發(fā)明通過下述技術方案實現(xiàn)：

基于現(xiàn)場可編程門陣列的光信號傳輸接收終端，包括光收發(fā)電路、電平轉(zhuǎn)換電路、串并器、并串器、中央處理器、視頻接收模塊、音頻接收模塊、數(shù)據(jù)發(fā)送模塊，所述視頻接收模塊用于接收遠端機的數(shù)字視頻信號，對數(shù)字信號進行解碼，還原成模擬的復合信號，所述音頻接收模塊用于接收來自遠端機的語音信號，所述數(shù)據(jù)發(fā)送模塊用于發(fā)送反向傳輸?shù)囊纛l信號和云臺控制信號，所述光收發(fā)電路用于光電信號之間的轉(zhuǎn)變以及光電信號的發(fā)送與接收，所述串并器用于接收光收發(fā)電路接收的串行信號，并將串行信號轉(zhuǎn)換為并行信號，所述并串器用于將中央處理器傳輸?shù)牟⑿行盘栟D(zhuǎn)換為串行信號，并將其傳輸至光收發(fā)電路，所述電平轉(zhuǎn)換電路用于將并串器和串并器的電平與光收發(fā)電路的電平匹配；所述中央處理器采用現(xiàn)場可編程門陣列，用于處理視頻接收模塊、音頻接收模塊、串并器接收的信號，并將控制數(shù)據(jù)傳輸至數(shù)據(jù)接收模塊、并串器。視頻接收模塊、音頻接收模塊、數(shù)據(jù)發(fā)送模塊、串并器、并串器分別與中央處理器連接，串并器和并串器還分別與電平轉(zhuǎn)換電路連接，光收發(fā)電路與電平轉(zhuǎn)換電路連接。本接收終端具有兩個功能，一個功能是把遠端傳來的視頻和音頻復合的光信號轉(zhuǎn)化為電信號，再經(jīng)過串并器解串之后，用現(xiàn)場可編程門陣列(fpga)進行分接，最后分別傳給視頻接收模塊和音頻接收模塊，另一個功能是將語音信號和控制信號發(fā)送至遠端。

進一步地，視頻接收模塊采用adv7179芯片。該芯片能接受itu-r656數(shù)字視頻信號，把數(shù)字信號轉(zhuǎn)化為pal或ntsc制式的模擬視頻信號；該芯片接收一路itu-r656的8位4:2:2數(shù)字視頻信號，經(jīng)過一系列的濾波和合成，最后可還原成3路pal或ntsc制式模擬信號，另外其輸出還支持cvbs信號和s-video信號。

進一步地，音頻接收模塊采用mc14lc5480。該芯片專門用于語音處理，不僅能對語音信號進行采集和pcm編碼，而且還可以對pcm編碼的數(shù)據(jù)盡心解碼和還原。

進一步地，并串器采用max9205芯片。該芯片能把10位并行的lvttl或者lvcoms電平信號轉(zhuǎn)換為串行的高速低壓差分信號(lvds信號)。在系統(tǒng)時鐘為16mhz到40mhz時，可傳輸?shù)拇袀鬏斔俾蕿?60mhz到400mhz之間；該芯片具有內(nèi)部鎖相環(huán)，不需要外接pll器件。

進一步地，串并器采用max9206芯片。該芯片的作用是把反向傳輸過來的高速低壓差分串行數(shù)字信號轉(zhuǎn)變?yōu)榈退俚牟⑿衛(wèi)vttl或lvcoms電平信號。

本發(fā)明與現(xiàn)有技術相比，具有如下的優(yōu)點和有益效果：本發(fā)明簡化了現(xiàn)有技術中的視頻采集結(jié)構(gòu)，在滿足視頻處理電路簡單，調(diào)試方便、成本低的要求下，還進一步提高了其性能的穩(wěn)定性，適批量生產(chǎn)。

附圖說明

此處所說明的附圖用來提供對本發(fā)明實施例的進一步理解，構(gòu)成本申請的一部分，并不構(gòu)成對本發(fā)明實施例的限定。在附圖中：

圖1為本發(fā)明結(jié)構(gòu)示意圖；

圖2為本發(fā)明視頻接收模塊電路結(jié)構(gòu)；

圖3為本發(fā)明音頻接收模塊電路結(jié)構(gòu)；

圖4為本發(fā)明數(shù)據(jù)發(fā)送模塊電路結(jié)構(gòu)；

圖5為本發(fā)明串并器、并串器、光收發(fā)電路結(jié)構(gòu)。

具體實施方式

為使本發(fā)明的目的、技術方案和優(yōu)點更加清楚明白，下面結(jié)合實施例和附圖，對本發(fā)明作進一步的詳細說明，本發(fā)明的示意性實施方式及其說明僅用于解釋本發(fā)明，并不作為對本發(fā)明的限定。

實施例

如圖1所示，基于現(xiàn)場可編程門陣列的光信號傳輸接收終端，包括光收發(fā)電路、電平轉(zhuǎn)換電路、串并器、并串器、中央處理器、視頻接收模塊、音頻接收模塊、數(shù)據(jù)發(fā)送模塊，所述視頻接收模塊用于接收遠端機的數(shù)字視頻信號，對數(shù)字信號進行解碼，還原成模擬的復合信號，所述音頻接收模塊用于接收來自遠端機的語音信號，所述數(shù)據(jù)發(fā)送模塊用于發(fā)送反向傳輸?shù)囊纛l信號和云臺控制信號，所述光收發(fā)電路用于光電信號之間的轉(zhuǎn)變以及光電信號的發(fā)送與接收，所述串并器用于接收光收發(fā)電路接收的串行信號，并將串行信號轉(zhuǎn)換為并行信號，所述并串器用于將中央處理器傳輸?shù)牟⑿行盘栟D(zhuǎn)換為串行信號，并將其傳輸至光收發(fā)電路，所述電平轉(zhuǎn)換電路用于將并串器和串并器的電平與光收發(fā)電路的電平匹配；所述中央處理器采用fpga，用于處理視頻接收模塊、音頻接收模塊、串并器接收的信號，并將控制數(shù)據(jù)傳輸至數(shù)據(jù)接收模塊、并串器。fpga采用ep2c5t144c8n。

如圖2所示，視頻接收模塊采用adv7179芯片，圖中spoda0到spoda7是經(jīng)過fpga芯片分接后分離出來的itu-r656標準的8位并行數(shù)字視頻信號，分別輸入adv7179的p0到p7共8個引腳，adv7179的clk引腳和fpga芯片引腳連接，fpga為adv7179芯片提供27mhz的時鐘信號。sdata和sclock與fpga芯片的引腳相連，這樣fpga就可以通過i2c總線實現(xiàn)對芯片寄存器的設置，daca引腳為視頻輸出。

如圖3所示，音頻接收模塊采用mc14lc5480，其中芯片mclk、bclkt、bclkr分別為系統(tǒng)主時鐘、位發(fā)送時鐘、位接收時鐘，此處三個時鐘選擇2.048mhz，該時鐘由fpga芯片的112腳產(chǎn)生。fst和fsr是發(fā)送和接收幀同步時鐘，應為8khz，該時鐘由fpga芯片的113腳產(chǎn)生，音頻輸出dt引腳連接fpga芯片的101引腳，接收音頻輸入dr與fpga芯片的51引腳連接，數(shù)據(jù)是由fpga芯片對音視頻信號進行分接產(chǎn)生的。

如圖4所示，數(shù)據(jù)發(fā)送模塊采用max485，控制信號多為rs485串行信號，由于rs485是兩路差分信號，需要將其轉(zhuǎn)化為一路串行信號進行傳輸。

如圖5所示，并串器采用max9205芯片，串并器采用max9206芯片，以及光收發(fā)電路的光的收發(fā)采用光集成模塊rtxm123-3-35-sc，光的發(fā)射集成了ld及控制驅(qū)動芯片，接收模塊集成了pin和后續(xù)的放大電路。圖中max9205的tclk引腳接fpga的132引腳上，這個時鐘由fpga芯片提供，并串器的in9到in0分別接到fpga的io引腳上，該引腳輸入的信號為fpga復接后的音頻和控制信號。out+和out-為高速lvds信號輸出端，其經(jīng)過電平轉(zhuǎn)化后輸入到光集成模塊的td和td反端。圖中max9206的ri+和ri-是數(shù)據(jù)輸入引腳，光集成模塊的rd和rd反兩個引腳發(fā)送的高速lvpecl信號，經(jīng)過電平轉(zhuǎn)化后lvds信號后進入這兩個引腳，串并器max9206把串行信號轉(zhuǎn)化10位低速的并行信號由rout0到rout9輸出給fpga芯片。

以上所述的具體實施方式，對本發(fā)明的目的、技術方案和有益效果進行了進一步詳細說明，所應理解的是，以上所述僅為本發(fā)明的具體實施方式而已，并不用于限定本發(fā)明的保護范圍，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內(nèi)。