本發(fā)明屬于音頻收發(fā)技術(shù)領(lǐng)域，具體涉及一種便攜式小型音頻收發(fā)系統(tǒng)。

背景技術(shù)：

聲波通信作為一種無線通信方式，近年來被運(yùn)用于室內(nèi)定位、水下通信等場景，是一個(gè)較為熱門的研究領(lǐng)域。高性能的音頻收發(fā)裝置是實(shí)現(xiàn)以上應(yīng)用的硬件基礎(chǔ)。

不同的應(yīng)用場景下，采用的聲波信號(hào)形式不盡相同，現(xiàn)有的音頻播放設(shè)備配置方式不夠靈活，不能方便地支持這些特殊、多樣的自定義信號(hào)。此外，我們還需要對(duì)聲信號(hào)進(jìn)行采集、存儲(chǔ)和處理，已有的音頻接收設(shè)備往往獨(dú)立于音頻播放設(shè)備，且體積笨重、不易攜帶，這無疑增大了應(yīng)用成本。部分通信應(yīng)用場景需要記錄足夠精度的時(shí)間戳，現(xiàn)有的設(shè)備難以滿足此類需求。可以說，現(xiàn)有設(shè)備的缺陷在一定程度上阻礙了以上應(yīng)用的發(fā)展和推廣。

fpga(fieldprogrammablegatearray)作為一種可編程的門陣列，支持各種電平標(biāo)準(zhǔn)的接口，在數(shù)據(jù)采集、信號(hào)處理等領(lǐng)域有著廣泛的應(yīng)用?；趂pga控制的音頻收發(fā)系統(tǒng)可以根據(jù)不同的應(yīng)用場景進(jìn)行功能定制，功能擴(kuò)展靈活方便，成本不高。

技術(shù)實(shí)現(xiàn)要素：

鑒于上述，本發(fā)明提出了一種便攜式小型音頻收發(fā)系統(tǒng)，其采用通用的音頻芯片做音頻收發(fā)通道，具備成本低、支持多種工作模式等優(yōu)點(diǎn)，相關(guān)的信號(hào)預(yù)處理電路設(shè)計(jì)可參數(shù)化，功能定制實(shí)現(xiàn)簡單；此外，用于控制本系統(tǒng)進(jìn)行音頻發(fā)送和接收的時(shí)間戳精度高，可以達(dá)到微秒的量級(jí)；本發(fā)明實(shí)現(xiàn)了音頻收發(fā)功能的合置，具備體積小巧、便于攜帶、成本低廉等優(yōu)點(diǎn)。

一種便攜式小型音頻收發(fā)系統(tǒng)，包括電源模塊、時(shí)鐘晶振模塊、存儲(chǔ)模塊、usb串口通信模塊、uart(universalasynchronousreceiver/transmitter，通用異步收發(fā)傳輸器)模塊、閃存模塊、音頻處理模塊以及fpga模塊；其中：

所述電源模塊用于為系統(tǒng)中的其他功能模塊提供工作電壓；

所述時(shí)鐘晶振模塊用于產(chǎn)生兩路不同頻率的時(shí)鐘基準(zhǔn)信號(hào)，一路提供給fpga模塊，另一路提供usb串口通信模塊和uart模塊；

所述存儲(chǔ)模塊用于儲(chǔ)存音頻信號(hào)；

所述usb串口通信模塊用于與外部微型計(jì)算機(jī)進(jìn)行通信；

所述uart模塊用于與上位機(jī)進(jìn)行通信，接收用戶下達(dá)的控制指令；

所述音頻處理模塊通過外部設(shè)備接收音頻信號(hào)并對(duì)其進(jìn)行預(yù)處理以及模/數(shù)轉(zhuǎn)換后提供給fpga模塊，同時(shí)對(duì)fpga模塊轉(zhuǎn)發(fā)的音頻信號(hào)進(jìn)行數(shù)/模轉(zhuǎn)換后通過外部設(shè)備進(jìn)行播放；

所述fpga模塊用于將音頻處理模塊轉(zhuǎn)換后的音頻信號(hào)保存至存儲(chǔ)模塊中或?qū)⒃撘纛l信號(hào)通過usb串口通信模塊保存至外部微型計(jì)算機(jī)中，還用于讀取存儲(chǔ)模塊中的音頻信號(hào)或通過usb串口通信模塊讀取外部微型計(jì)算機(jī)中的音頻信號(hào)并將其轉(zhuǎn)發(fā)給音頻處理模塊；fpga模塊還用于解析所述控制指令并作出相應(yīng)處理，同時(shí)將系統(tǒng)的工作狀態(tài)信息通過uart模塊反饋給上位機(jī)；

所述閃存模塊用于存儲(chǔ)少量待播放的音頻信號(hào)。

進(jìn)一步地，所述電源模塊包括：

dc-dc變換電路，用于將電池輸出的24v直流電壓轉(zhuǎn)換成5v直流電壓；

濾波電路，用于抑制dc-dc變換電路開關(guān)頻率下的輸出電壓紋波；

ldo(低壓差線性穩(wěn)壓器)電路，用于將濾波后的5v直流電壓降壓成適應(yīng)各功能模塊的工作電壓。

進(jìn)一步地，所述時(shí)鐘晶振模塊分別采用兩個(gè)晶振分別產(chǎn)生頻率為10mhz和11.0592mhz的兩路時(shí)鐘基準(zhǔn)信號(hào)，10mhz時(shí)鐘基準(zhǔn)信號(hào)作為fpga模塊工作時(shí)的系統(tǒng)時(shí)鐘，11.0592mhz時(shí)鐘基準(zhǔn)信號(hào)作為usb串口通信模塊和uart模塊的波特率時(shí)鐘。

進(jìn)一步地，所述存儲(chǔ)模塊由u盤、sd卡以及ch376芯片組成，u盤和sd卡通過ch376芯片與fpga模塊連接。

進(jìn)一步地，所述usb串口通信模塊由usb接口和ft232rl芯片組成，usb接口通過ft232rl芯片與fpga模塊連接。

進(jìn)一步地，所述uart模塊由db9f接口和max3232ese電平轉(zhuǎn)換芯片組成，db9f接口通過max3232ese電平轉(zhuǎn)換芯片與fpga模塊連接。

進(jìn)一步地，所述閃存模塊采用s25fl032p芯片。

進(jìn)一步地，所述音頻處理模塊對(duì)音頻信號(hào)進(jìn)行預(yù)處理包括濾波以及放大，其中濾波通過max274芯片實(shí)現(xiàn)，放大通過ltc6910-1芯片實(shí)現(xiàn)，模/數(shù)以及數(shù)/模轉(zhuǎn)換通過tlv320aic23b芯片實(shí)現(xiàn)。

進(jìn)一步地，所述fpga模塊通過解析用戶下達(dá)的控制指令執(zhí)行以下工作任務(wù)：時(shí)間戳同步、更新閃存模塊內(nèi)的音頻數(shù)據(jù)、配置音頻處理模塊的工作參數(shù)、啟動(dòng)音頻的發(fā)送及接收任務(wù)、驅(qū)動(dòng)存儲(chǔ)接收到的音頻信號(hào)。

進(jìn)一步地，所述fpga模塊執(zhí)行時(shí)間戳同步的具體過程為：fpga模塊進(jìn)入授時(shí)任務(wù)時(shí)，若檢測(cè)到pps(pulsepersecond，秒脈沖)信號(hào)，則將系統(tǒng)本地時(shí)間同步為通過uart模塊寫入的外部時(shí)間，同步精度為微秒量級(jí)；之后利用10mhz的晶振進(jìn)行系統(tǒng)守時(shí)，守時(shí)精度為納秒量級(jí)；進(jìn)而通過設(shè)置音頻收發(fā)任務(wù)的起止時(shí)間來控制系統(tǒng)工作。

進(jìn)一步地，所述fpga模塊由altera公司cycloneiv系列的ep4ce22e22i7芯片及其外圍電路構(gòu)成。

本發(fā)明系統(tǒng)的有益技術(shù)效果如下：

(1)本發(fā)明系統(tǒng)實(shí)現(xiàn)了音頻發(fā)送和接收合置的基本功能，并且發(fā)送和接收對(duì)于用戶而言只需外接u盤或sd卡即可，存儲(chǔ)容量大，操作便捷。

(2)本發(fā)明系統(tǒng)得益于音頻芯片強(qiáng)大的性能，用戶可以根據(jù)不同的應(yīng)用場景自由配置音頻收發(fā)系統(tǒng)的工作參數(shù)，同時(shí)音頻信號(hào)預(yù)處理部分電路采用了參數(shù)化的設(shè)計(jì)方式，只需要更改外圍電路器件選值即可更改設(shè)計(jì)參數(shù)，以及fpga本身具備可編程的特性，使得整套系統(tǒng)具備很強(qiáng)的可擴(kuò)展性。

(3)本發(fā)明系統(tǒng)可以由外部時(shí)鐘源進(jìn)行授時(shí)，授時(shí)精度為微秒量級(jí)；授時(shí)后內(nèi)部守時(shí)精度為納秒量級(jí)，因此系統(tǒng)的時(shí)間戳記錄精度很高，為微秒量級(jí)。

(4)本發(fā)明整套系統(tǒng)體積只有20×20×15cm，便于攜帶，且器件成本不高。

附圖說明

圖1為本發(fā)明系統(tǒng)的整體結(jié)構(gòu)示意圖。

圖2為電源模塊的實(shí)現(xiàn)結(jié)構(gòu)示意圖。

圖3為電源模塊中的濾波電路示意圖。

圖4為usb/sd卡讀寫模塊的連接示意圖。

圖5為usb-串口模塊的連接示意圖。

圖6為usb轉(zhuǎn)串口芯片及其外圍電路連接示意圖。

圖7為uart電平轉(zhuǎn)換芯片及其外圍電路連接示意圖。

圖8為flash閃存芯片及其外圍電路連接示意圖。

圖9為濾波電路芯片及其外圍電路連接示意圖。

圖10為放大電路芯片及其外圍電路連接示意圖。

圖11為模數(shù)/數(shù)模轉(zhuǎn)換芯片及其外圍電路連接示意圖。

具體實(shí)施方式

為了更為具體地描述本發(fā)明，下面結(jié)合附圖及具體實(shí)施方式對(duì)本發(fā)明的技術(shù)方案進(jìn)行詳細(xì)說明。

如圖1所示，本發(fā)明音頻收發(fā)集成系統(tǒng)包括：電源模塊、時(shí)鐘晶振模塊、usb/sd卡讀寫模塊、usb-串口通信模塊、uart模塊、閃存(flash)模塊、音頻處理模塊、fpga模塊(內(nèi)含時(shí)間戳同步模塊)；其中電源模塊、fpga模塊均與其它所有模塊連接。

電源模塊為其余所有模塊提供工作電壓；晶振模塊提供數(shù)字電路工作的時(shí)鐘基準(zhǔn)信號(hào)；usb/sd卡讀寫模塊是系統(tǒng)數(shù)據(jù)傳輸?shù)耐ǖ?，音頻待發(fā)送信號(hào)通過該模塊從外部u盤/sd卡中被讀入fpga以作后續(xù)處理，音頻接收信號(hào)通過該模塊被寫入外部u盤或sd卡；usb-串口模塊作為usb/sd卡讀寫模塊的補(bǔ)充，是系統(tǒng)與外部微型計(jì)算機(jī)進(jìn)行數(shù)據(jù)交互的接口，音頻數(shù)據(jù)通過該模塊從微機(jī)上掛載的u盤中被讀入fpga，音頻接收數(shù)據(jù)通過此接口寫入u盤；uart模塊是系統(tǒng)與外部進(jìn)行串口通信的接口，用戶可以通過該接口控制并監(jiān)測(cè)系統(tǒng)的運(yùn)行，同時(shí)該接口還用于傳遞外部準(zhǔn)確的時(shí)間戳信息；閃存模塊也是系統(tǒng)存儲(chǔ)用戶自定義音頻信號(hào)的場所，適用于音頻信號(hào)數(shù)據(jù)量不大的場景，與u盤或sd卡相比，可靠性更高；時(shí)間戳同步模塊用于同步系統(tǒng)的本地時(shí)間，將外部時(shí)鐘源(如gps)的時(shí)間寫入系統(tǒng)，并利用高精度晶振進(jìn)行守時(shí)；音頻處理模塊執(zhí)行音頻收發(fā)操作并做一定的預(yù)處理；fpga模塊是該系統(tǒng)的核心，執(zhí)行系統(tǒng)的邏輯操作，用戶可以對(duì)其進(jìn)行編程以擴(kuò)展系統(tǒng)功能。

如圖2所示，整套系統(tǒng)采用外部24v鋰電池供電(實(shí)際的輸入范圍可以為直流9～36v)，并通過一個(gè)dc-dc模塊將輸入電壓轉(zhuǎn)換為5v直流輸出，5v輸出經(jīng)ldo降壓為3.3v供晶振模塊、usb/sd卡讀寫模塊、usb-串口模塊、uart模塊、閃存模塊、音頻處理模塊和fpga模塊使用；5v經(jīng)ldo降壓為2.5v和1.2v供fpga模塊使用。

dc-dc模塊的輸出經(jīng)過圖3所示的濾波電路，可以抑制開關(guān)頻率下的電源紋波，滿足后續(xù)模塊使用的要求。經(jīng)過濾波后的電源紋波峰峰值被限制在1mv以下。上述濾波電路的設(shè)計(jì)，減輕了系統(tǒng)對(duì)外部電源供電的要求。

晶振模塊為數(shù)字電路提供時(shí)鐘基準(zhǔn)信號(hào)，本實(shí)施方式中晶振模塊使用了2個(gè)晶振，輸出分別為10mhz和11.0592mhz。其中10mhz作為fpga工作的系統(tǒng)時(shí)鐘，是系統(tǒng)守時(shí)的基準(zhǔn)時(shí)鐘，同時(shí)經(jīng)過fpga的鎖相環(huán)(pll)分頻后作為其余模塊工作的基準(zhǔn)時(shí)鐘，例如供給音頻處理模塊的48khz時(shí)鐘、閃存模塊的40m時(shí)鐘等；11.0592mhz作為串口通信的波特率時(shí)鐘，供usb-串口模塊和uart模塊使用。

usb/sd卡讀寫模塊是系統(tǒng)數(shù)據(jù)傳輸?shù)耐ǖ?，音頻待發(fā)送信號(hào)通過該模塊從外部u盤/sd卡中導(dǎo)入更新至系統(tǒng)；音頻接收信號(hào)通過該模塊被寫入外部u盤或sd卡。使用諸如u盤/sd卡作為儲(chǔ)存器件，具備電路實(shí)現(xiàn)簡單、存儲(chǔ)容量大、支持熱插拔等優(yōu)點(diǎn)。

usb/sd卡讀寫模塊主要由一塊文件管理芯片以及usb接口和sd卡接口組成，本實(shí)施例中文件管理芯片為ch376。該模塊的連接如圖4所示，其中ch376與fpga之間以串口的接口相連，又分別以u(píng)sb總線和spi接口與外部u盤和sd卡相連。

usb-串口模塊是系統(tǒng)與外部微型計(jì)算機(jī)進(jìn)行數(shù)據(jù)交互的接口，用戶通過該接口將外部存儲(chǔ)器中的音頻信號(hào)導(dǎo)入更新至系統(tǒng)中，由于usb接口的通信速率一般高于串口速率，因此為了避免數(shù)據(jù)流堵塞造成數(shù)據(jù)丟失，在串口一端采用乒乓操作，達(dá)到以低速模塊處理高速數(shù)據(jù)流的效果；接收到的音頻信號(hào)也通過此接口存儲(chǔ)至微機(jī)掛載的u盤中，因?yàn)閡sb接口通信速率高于串口速率，因此從理論上來說只要外部存儲(chǔ)設(shè)備容量夠大，該系統(tǒng)可以不間斷進(jìn)行音頻接收任務(wù)，接收到的音頻數(shù)據(jù)不會(huì)丟失。

本實(shí)施方式usb-串口模塊由一個(gè)usb轉(zhuǎn)串口芯片ft232rl和一個(gè)usb接口組成，如圖5所示。ft232rl芯片將usb的差分信號(hào)電平轉(zhuǎn)換為適應(yīng)于fpga電平標(biāo)準(zhǔn)的ttl電平，該芯片及其外圍電路如圖6所示。

uart模塊是系統(tǒng)與外部進(jìn)行串口通信的接口，用戶借此實(shí)現(xiàn)對(duì)系統(tǒng)的控制。用戶可以通過該接口配置系統(tǒng)的工作狀態(tài)，例如執(zhí)行音頻信號(hào)更新的操作、設(shè)置音頻芯片的工作參數(shù)等；同時(shí)用戶通過該接口監(jiān)測(cè)系統(tǒng)的工作狀態(tài)，例如從外部計(jì)算機(jī)觀察系統(tǒng)對(duì)用戶命令的反饋等。此外用于系統(tǒng)時(shí)間同步的時(shí)間戳信息(包含年/月/日/時(shí)/分/秒)也通過uart模塊傳入fpga。

uart模塊主要由一個(gè)db9f接口和rs232電平轉(zhuǎn)換芯片構(gòu)成，db9f用于系統(tǒng)與外部計(jì)算機(jī)互連；電平轉(zhuǎn)換芯片用于將外部計(jì)算機(jī)的232電平轉(zhuǎn)化為fpga的ttl電平。本實(shí)施例中的電平轉(zhuǎn)換芯片型號(hào)為max3232ese，該芯片及其外圍電路如圖7所示。

閃存模塊是系統(tǒng)用于存儲(chǔ)數(shù)據(jù)量較小的待發(fā)送音頻信號(hào)的板級(jí)器件，與fpga芯片之間通過spi接口進(jìn)行數(shù)據(jù)傳輸。數(shù)據(jù)量較小的音頻信號(hào)可以先寫入flash芯片中，掉電后不丟失，有發(fā)送任務(wù)時(shí)通過fpga控制從flash中依次讀出對(duì)應(yīng)的數(shù)據(jù)傳輸至音頻處理模塊發(fā)送。對(duì)比外部u盤或sd卡等可插拔的存儲(chǔ)體，flash具備更高的可靠性。

本實(shí)施例中閃存模塊主要由s25fl032p芯片組成。s25fl032p芯片具備32mbits的存儲(chǔ)空間，假設(shè)音頻信號(hào)以8比特量化，44.1khz的頻率采樣，該器件可以存儲(chǔ)長達(dá)90s的音頻信號(hào)，能滿足部分場景下的應(yīng)用需求，該芯片及其外圍電路如圖8所示。

音頻處理模塊主要實(shí)現(xiàn)模擬信號(hào)的濾波、放大以及數(shù)/模(模/數(shù))轉(zhuǎn)化的功能。其中濾波通過max274芯片實(shí)現(xiàn)，max274是一款連續(xù)時(shí)間方式有源濾波器，具備低噪的優(yōu)點(diǎn)；放大通過ltc6910-1芯片實(shí)現(xiàn)，ltc6910-1芯片最大可提供40db的增益放大，實(shí)際使用時(shí)的放大倍數(shù)由fpga控制；數(shù)字信號(hào)和模擬信號(hào)的轉(zhuǎn)化則通過音頻編解碼芯片tlv320aic23b實(shí)現(xiàn)，這是一款高性能立體聲音頻編解碼器，內(nèi)置耳機(jī)輸出放大器，支持mic和linein二選一的輸入方式，輸入和輸出都具有可編程的增益調(diào)節(jié)功能，tlv320aic23內(nèi)部集成模數(shù)轉(zhuǎn)換器(adc)和數(shù)模轉(zhuǎn)換器(dac)，且?guī)в型暾臄?shù)字濾波器(digitalinterpolationfilters)，采用先進(jìn)的σ-δ過采樣技術(shù)，可以在8khz至96khz的采樣率下提供16bit、20bit、24bit和32bit的采樣數(shù)據(jù)。在adc采樣率達(dá)到96khz時(shí)輸出信噪比為90db，能夠高保真的采樣保存音頻信號(hào)。在dac轉(zhuǎn)換達(dá)到96khz時(shí)輸出信噪比可達(dá)100db；同時(shí)tlv320aic23還具有很低的功耗(回放模式為23mw，節(jié)電模式為15μw)。音頻編解碼芯片與fpga芯片以i²c數(shù)據(jù)總線進(jìn)行通信，可以通過fpga修改芯片內(nèi)部寄存器的值來設(shè)置其工作參數(shù)。音頻數(shù)據(jù)通過i²s接口在音頻芯片和fpga之間傳輸。這三個(gè)芯片工作的外圍電路設(shè)計(jì)分別如圖9～圖11所示，其中max274的外圍電路設(shè)計(jì)實(shí)現(xiàn)了頻率在40khz以下的低通濾波效果，通過更換外圍電路的器件選值可以重新設(shè)計(jì)濾波器的通阻帶范圍。

fpga部分是系統(tǒng)的核心，它負(fù)責(zé)聯(lián)結(jié)系統(tǒng)的各個(gè)模塊，通過編程實(shí)現(xiàn)系統(tǒng)音頻收發(fā)的邏輯功能。fpga模塊的功能大致有以下幾點(diǎn)：

a.與外部串口通信。用戶通過uart模塊給系統(tǒng)下達(dá)指令，例如更新flash內(nèi)的音頻數(shù)據(jù)、啟動(dòng)系統(tǒng)授時(shí)、配置音頻芯片寄存器等，fpga模塊解析這些指令，做出相應(yīng)的處理。如有必要，fpga也會(huì)通過uart給外部計(jì)算機(jī)發(fā)送信息，例如顯示系統(tǒng)狀態(tài)等。

b.時(shí)間戳同步。fpga進(jìn)入授時(shí)任務(wù)時(shí)，若檢測(cè)到pps信號(hào)，即將系統(tǒng)本地時(shí)間同步為通過uart寫入的外部時(shí)間，同步精度為微秒量級(jí)；之后利用10mhz的晶振進(jìn)行系統(tǒng)守時(shí)，守時(shí)精度為納秒量級(jí)。通過設(shè)置音頻收發(fā)任務(wù)的起止時(shí)間來控制系統(tǒng)工作，因此系統(tǒng)工作的時(shí)間戳記錄精度高。

c.更新flash內(nèi)的音頻數(shù)據(jù)。fpga若收到更新音頻數(shù)據(jù)的指令，則會(huì)通過usb-串口模塊或usb/sd卡讀寫模塊讀取外部存儲(chǔ)元件上的音頻文件，音頻數(shù)據(jù)通過spi接口依次被寫入flash芯片中。

d.配置音頻編解碼芯片寄存器。本實(shí)施例使用的音頻編解碼芯片具備多種可設(shè)置的參數(shù)，可以通過更改芯片內(nèi)部寄存器的方式配置這些參數(shù)。在芯片開始工作前，fpga通過i²c總線與芯片進(jìn)行通信，配置芯片內(nèi)部寄存器。

e.啟動(dòng)音頻發(fā)送或接收任務(wù)。fpga若收到音頻發(fā)送的指令，則會(huì)從flash或u盤或sd卡中讀出音頻數(shù)據(jù)，并通過i²s總線將對(duì)應(yīng)的音頻數(shù)據(jù)和時(shí)鐘信號(hào)發(fā)送至音頻編解碼芯片，以啟動(dòng)音頻發(fā)送任務(wù)；fpga若收到音頻接收的指令，則通過i²s總線將時(shí)鐘信號(hào)發(fā)送至音頻編解碼芯片，以啟動(dòng)音頻接收任務(wù)，接收到的信號(hào)也通過i²s總線連接至fpga。

f.存儲(chǔ)音頻接收信號(hào)至外部存儲(chǔ)器件。fpga若收到音頻接收的指令，則會(huì)將音頻編解碼芯片模/數(shù)轉(zhuǎn)化后的信號(hào)通過usb-串口模塊或usb/sd卡讀寫模塊存儲(chǔ)至外部存儲(chǔ)器。

本實(shí)施例中fpga模塊主要由altera公司cycloneiv系列的ep4ce22e22i7芯片及其外圍電路構(gòu)成。該芯片具有22320個(gè)邏輯單元，594kbits的嵌入式存儲(chǔ)器，66個(gè)18×18乘法器，4個(gè)通用鎖相環(huán)，最大153個(gè)用戶i/o口，可以滿足上述應(yīng)用的基本需求。

fpga中的時(shí)間戳同步模塊將外部時(shí)鐘源(如gps)的時(shí)間寫入本地系統(tǒng)，再利用10mhz的晶振進(jìn)行系統(tǒng)守時(shí)。授時(shí)的時(shí)間精度可以達(dá)到微秒的量級(jí)，守時(shí)的時(shí)間精度為納秒的量級(jí)。時(shí)間戳同步模塊包含一個(gè)uart和一個(gè)同相施密特觸發(fā)器。外部時(shí)鐘源的時(shí)間信息(年/月/日/時(shí)/分/秒)通過uart被寫入fpga；外部時(shí)鐘源的秒脈沖(pps)信號(hào)經(jīng)過施密特觸發(fā)器整形后送入fpga，fpga檢測(cè)到pps后即啟動(dòng)授時(shí)守時(shí)程序。

上述對(duì)實(shí)施例的描述是為便于本技術(shù)領(lǐng)域的普通技術(shù)人員能理解和應(yīng)用本發(fā)明。熟悉本領(lǐng)域技術(shù)的人員顯然可以容易地對(duì)上述實(shí)施例做出各種修改，并把在此說明的一般原理應(yīng)用到其他實(shí)施例中而不必經(jīng)過創(chuàng)造性的勞動(dòng)。因此，本發(fā)明不限于上述實(shí)施例，本領(lǐng)域技術(shù)人員根據(jù)本發(fā)明的揭示，對(duì)于本發(fā)明做出的改進(jìn)和修改都應(yīng)該在本發(fā)明的保護(hù)范圍之內(nèi)。