本發(fā)明涉及一種相位插值電路，尤其是一種用于cdr的二進(jìn)制碼相位插值電路，屬于集成電路的技術(shù)領(lǐng)域。

背景技術(shù)：

高速gb/s串行通信系統(tǒng)中，發(fā)射端只發(fā)送高速數(shù)據(jù)不發(fā)送高速時鐘，接收端接收到帶抖動jitter和不確定延時delay的高速數(shù)據(jù)，根據(jù)本地時鐘和接收到的數(shù)據(jù)來提取出采樣時鐘信息和正確數(shù)據(jù)，即時鐘與數(shù)據(jù)恢復(fù)clockanddatarecovery：cdr。

傳統(tǒng)基于相位內(nèi)插的時鐘與數(shù)據(jù)恢復(fù)電路，由于其結(jié)構(gòu)簡單和可多通道復(fù)用的優(yōu)點而得到廣泛應(yīng)用,采用雙環(huán)反饋系統(tǒng)cdr如圖1所示。該電路包含了外部低速參考時鐘(refclk)1、鑒頻器(fd)3、模擬濾波器(analogfilter)6、壓控震蕩器(vco)8、分頻器(divider)5、外部高速數(shù)據(jù)(data)2、鑒相器(bang-bangpd)4、數(shù)字濾波器(digitalfilter)7、以及相位內(nèi)插器(pi)9。壓控振蕩器8輸出時鐘被分頻器5分頻后送到鑒頻器3，鑒頻器3將外部輸入低頻參考時鐘1和分頻后時鐘進(jìn)行頻率比較，鑒頻器3的輸出經(jīng)過模擬濾波器6濾波處理之后控制壓控震蕩器8的工作，鎖頻環(huán)可以做到很寬，來有效抑制內(nèi)部壓控震蕩器8的噪聲。當(dāng)達(dá)到頻率鎖定后，壓控振蕩器8送出多相時鐘給相位內(nèi)插器9并由相位內(nèi)插器9產(chǎn)生采樣鐘，輸入數(shù)據(jù)跳變沿和采樣鐘之間的相位差經(jīng)鑒相器4比較產(chǎn)生誤差信號經(jīng)過數(shù)字濾波器7后控制時鐘相位內(nèi)插模器9，使得采樣時鐘逐漸逼近數(shù)據(jù)最佳的采樣點，鎖相環(huán)可以做到比較窄，有效濾出外部噪聲。相位內(nèi)插模器9的線性度和精度決定了cdr的性能進(jìn)而決定高速電路通信質(zhì)量。

對于目前通用的二進(jìn)制碼相位內(nèi)插電路中，n位二進(jìn)制碼需要n個開關(guān)和n個電流源，電路結(jié)構(gòu)簡單，但是開關(guān)動態(tài)行為可能引起競爭冒險(開關(guān)時間的失配)和總電流信號會疊加電流毛刺(電容耦合)，毛刺的幅度取決于輸入控制碼引起的開關(guān)切換數(shù)目。

對于目前常用的基于溫度計碼相位內(nèi)插電路，n位二進(jìn)制碼對應(yīng)2ⁿ-1位溫度計碼，每個溫度計碼通過一個開關(guān)控制一個單位電流，即2ⁿ-1個開關(guān)和2ⁿ-1個電流源，以基于31位溫度計碼控制電流源的相位內(nèi)插電路為例，溫度計碼控制碼切換時只有一支電流源變化，因此毛刺最小，但是電路復(fù)雜度大，有5到31位譯碼電路，31根控制線使得電路和版圖設(shè)計復(fù)雜化,尤其版圖匹配設(shè)計更復(fù)雜。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的是克服現(xiàn)有技術(shù)中存在的不足，提供一種用于cdr的二進(jìn)制碼相位插值電路，其能有效解決內(nèi)插權(quán)重電流由于開關(guān)時序失配引起的競爭冒險和開關(guān)電流毛刺，能降低電路的復(fù)雜度，適應(yīng)范圍廣，安全可靠。

按照本發(fā)明提供的技術(shù)方案，所述包括譯碼電路，所述譯碼電路的輸出端與相位選擇電路以及相位加權(quán)電路連接，相位選擇電路的輸出端與相位加權(quán)電路連接；

譯碼電路接收相位控制總線信號，并根據(jù)相位控制總線信號同步輸出所需的相位選擇信號以及相位加權(quán)信號，相位選擇電路根據(jù)譯碼電路輸出的相位選擇信號選擇輸出所需的差分時鐘，相位加權(quán)電路根據(jù)譯碼電路輸出的相位加權(quán)信號以及相位選擇電路輸出的差分時鐘輸出所需相位的時鐘。

所述譯碼電路接收相位控制信號為q[7:0]時，所述譯碼電路包括第一d觸發(fā)器、第二d觸發(fā)器、第三d觸發(fā)器、第四d觸發(fā)器、第五d觸發(fā)器、第六d觸發(fā)器、第七d觸發(fā)器、第八d觸發(fā)器以及第九d觸發(fā)器；

第一d觸發(fā)器的d端接收相位控制信號q7，第一d觸發(fā)器的q端輸出相位選擇信號p7；第二d觸發(fā)器的d端接收相位控制信號q6，第二d觸發(fā)器的q端輸出相位選擇信號p6；第三d觸發(fā)器的d端與第一異或門的輸出端連接，第一異或門接收相位控制信號q6和相位控制信號q5，第三d觸發(fā)器的q端輸出相位選擇信號p5xorp6；第四d觸發(fā)器的d端與第二異或門的輸出端連接，第二異或門的一輸入端接收相位控制信號q7，第二異或門的另一輸入端連接與門的輸出端，與門的輸入端接收相位控制信號q6和相位控制信號q5，第四d觸發(fā)器的q端輸出相位選擇信號(p5&p6)xorp7；

第五d觸發(fā)器的d端與第三異或門的輸出端連接，第三異或門的輸入端分別接收相位控制信號q4和相位控制信號q5，第五d觸發(fā)器的q端輸出相位加權(quán)信號p4xorp5，第五d觸發(fā)器的/q端輸出相位加權(quán)信號p4xnorp5；

第六d觸發(fā)器的d端與第四異或門的輸出端連接，第四異或門的輸入端分別接收相位控制信號q3和相位控制信號q5，第六d觸發(fā)器的q端輸出相位加權(quán)信號p3xorp5，第六d觸發(fā)器的/q端輸出相位加權(quán)信號p3xnorp5；

第七d觸發(fā)器的d端與第五異或門的輸出端連接，第五異或門的輸入端分別接收相位控制信號q2和相位控制信號q5，第七d觸發(fā)器的q端輸出相位加權(quán)信號p2xorp5，第七d觸發(fā)器的/q端輸出相位加權(quán)信號p2xnorp5；

第八d觸發(fā)器的d端與第六異或門的輸出端連接，第六異或門的輸入端分別接收相位控制信號q1和相位控制信號q5，第八d觸發(fā)器的q端輸出相位加權(quán)信號p1xorp5，第八d觸發(fā)器的/q端輸出相位加權(quán)信號p1xnorp5；

第九d觸發(fā)器的d端與第七異或門的輸出端連接，第七異或門的輸入端分別接收相位控制信號q0和相位控制信號q5，第九d觸發(fā)器的q端輸出相位加權(quán)信號p0xorp5，第九d觸發(fā)器的/q端輸出相位加權(quán)信號p0xnorp5。

所述相位選擇電路包括第一相位選擇器、第二相位選擇器、第三相位選擇器以及第四相位選擇器；

第一相位選擇器同時接收輸入時鐘±sin(ωt+45)、±sin(ωt+135)，且第一相位選擇器接收第二d觸發(fā)器輸出的相位選擇信號p6，第一相位選擇器的輸出端與第二相位選擇器連接，第二相位選擇器接收第一d觸發(fā)器輸出的相位選擇信號p7，且第二相位選擇器輸出差分時鐘±sin(ωt+φ)；

第三相位選擇器同時接收輸入時鐘±sin(ωt)、±sin(ωt+90)，且第三相位選擇器接收第三d觸發(fā)器輸出的限位選擇信號p5xorp6，第三相位選擇器的輸出端與第四相位選擇器連接，第四相位選擇器接收第四d觸發(fā)器輸出的相位選擇信號(p5&p6)xorp7，第四相位選擇器輸出差分時鐘±sin(ωt+ψ)。

所述相位加權(quán)電路包括mos管m1以及mos管m2，mos管m1的源極端、mos管m2的源極端與電源vcc連接，mos管m1的漏極端分別與mos管m1的柵極端、mos管m3的漏極端、mos管m5的漏極端連接，mos管m2的漏極端分別與mos管m2的柵極端、mos管m4的漏極端以及mos管m6的漏極端連接；mos管m1的漏極端輸出時鐘信號-sin(ωt+θ)，mos管m2的漏極端輸出時鐘信號+sin(ωt+θ)；mos管m3的柵極端接收時鐘信號+sin(ωt+φ)，mos管m4的的柵極端接收時鐘信號-sin(ωt+φ)，mos管m5的柵極端接收時鐘信號+sin(ωt+ψ)，mos管m6的柵極端接收時鐘信號-sin(ωt+ψ)；

mos管m3的源極端、mos管m4的源極端分別與mos管m7的漏極端、mos管m9的漏極端、mos管m11的漏極端、mos管m13的漏極端、mos管m15的漏極端連接，mos管m5的源極端、mos管m6的源極端分別與mos管m8的漏極端、mos管m10的漏極端、mos管m12的漏極端、mos管m14的漏極端以及mos管m16的漏極端連接；

mos管m7的源極端、mos管m8的源極端均通過電流源i1接地，mos管m9的源極端、mos管m10的源極端均通過電流源i2接地，mos管m11的源極端、mos管m12的源極端均通過電流源i3接地，mos管m13的源極端、mos管m14的源極端均通過電流源i4接地，mos管m15的源極端以及mos管m16的源極端均通過電流源i5接地；

mos管m7的柵極端接收第五d觸發(fā)器輸出的相位加權(quán)信號p4xorp5，mos管m8的柵極端接收第五d觸發(fā)器輸出的相位加權(quán)信號p4xnorp5；mos管m9的柵電極接收第六d觸發(fā)器輸出的相位加權(quán)信號p3xorp5，mos管m10的柵極端接收第六d觸發(fā)器輸出的相位加權(quán)信號p3xnorp5，mos管m11的柵極端接收第七d觸發(fā)器輸出的相位加權(quán)信號p2xorp5，mos管m12的柵極端接收第七d觸發(fā)器輸出的相位加權(quán)信號p2xnorp5；mos管m13的柵極端接收第八d觸發(fā)器輸出的相位加權(quán)信號p1xorp5，mos管m14的柵極端接收第八d觸發(fā)器輸出的相位加權(quán)信號p1xnorp5；mos管m15的柵極端接收第九d觸發(fā)器輸出的相位加權(quán)信號p0xorp5，mos管m16的柵極端接收第九d觸發(fā)器輸出的相位加權(quán)信號p0xnorp5。

所述電流源i1的大小為16*ibias，電流源i2的大小為8*ibias，電流源i3的大小為4*ibias，電流源i4的大小為2*ibias，電流源i5的大小為ibias。

本發(fā)明的優(yōu)點：譯碼電路接收相位控制總線信號，并根據(jù)相位控制信號同步輸出相位選擇信號以及相位加權(quán)信號，根據(jù)相位選擇信號以及相位加權(quán)信號能進(jìn)行所需的電流加權(quán)，能使得總的加權(quán)電流isum在從最小逐漸增加到最大后又逐步減小到最小值，沒有大量開關(guān)瞬時開關(guān)動作，能有效解決內(nèi)插權(quán)重電流由于開關(guān)時序失配引起的競爭冒險和開關(guān)電流毛刺，能降低電路的復(fù)雜度，適應(yīng)范圍廣，安全可靠。

附圖說明

圖1為現(xiàn)有cdr的結(jié)構(gòu)框圖。

圖2為本發(fā)明的結(jié)構(gòu)框圖。

圖3為本發(fā)明的譯碼電路原理圖。

圖4為本發(fā)明相位選擇電路的原理圖。

圖5為本發(fā)明相位加權(quán)電路的原理圖。

附圖標(biāo)記說明：1-外部低速參考時鐘、2-外部高速數(shù)據(jù)、3-鑒頻器、4-鑒相器、5-分頻器、6-模擬濾波器、7-數(shù)字濾波器、8-壓控振蕩器、9-相位內(nèi)插器、10-譯碼電路、11-相位選擇電路、12-相位加權(quán)電路、13-第一d觸發(fā)器、14-第二d觸發(fā)器、15-第一異或門、16-第三d觸發(fā)器、17-與門、18-第二異或門、19-第四d觸發(fā)器、20-第三異或門、21-第五d觸發(fā)器、22-第四異或門、23-第六d觸發(fā)器、24-第五異或門、25-第七d觸發(fā)器、26-第六異或門、27-第八d觸發(fā)器、28-第七異或門、29-第九d觸發(fā)器、30-第一相位選擇器、31-第二相位選擇器、32-第三相位選擇器以及33-第四相位選擇器。

具體實施方式

下面結(jié)合具體附圖和實施例對本發(fā)明作進(jìn)一步說明。

如圖2所示：為了能有效解決內(nèi)插權(quán)重電流由于開關(guān)時序失配引起的競爭冒險和開關(guān)電流毛刺，能降低電路的復(fù)雜度，本發(fā)明包括譯碼電路10，所述譯碼電路10的輸出端與相位選擇電路11以及相位加權(quán)電路12連接，相位選擇電路11的輸出端與相位加權(quán)電路12連接；

譯碼電路10接收相位控制信號，并根據(jù)相位控制信號同步輸出所需的相位選擇信號以及相位加權(quán)信號，相位選擇電路11根據(jù)譯碼電路10輸出的相位選擇信號選擇輸出所需的差分時鐘，相位加權(quán)電路12根據(jù)譯碼電路10輸出的相位加權(quán)信號以及相位選擇電路11輸出的差分時鐘輸出所需相位的時鐘。

具體地，所述構(gòu)成二進(jìn)制碼相位插值電路的譯碼電路10、相位選擇電路11以及相位加權(quán)電路12即為圖1中的相位內(nèi)插器9，譯碼電路10與數(shù)字濾波器7連接，相位選擇電路11與壓控振蕩器8連接，通過相位加權(quán)電路12與鑒相器4連接。其中，數(shù)字濾波器7產(chǎn)生相位控制信號，并加載到譯碼電路10內(nèi)，由譯碼電路10產(chǎn)生相應(yīng)的相位選擇信號以及相位加權(quán)信號，相位選擇電路11接收壓控振蕩器8傳輸?shù)妮斎霑r鐘，并在相位選擇信號作用下產(chǎn)生差分時鐘。由于譯碼電路10同步輸出相位選擇信號以及相位加權(quán)信號，因此，能有效去除譯碼運算導(dǎo)致的各個控制分支電流源開啟/關(guān)閉的延時差異，從而降低由于時序失配引起的競爭冒險和電流毛刺。

如圖3所示，譯碼電路10接收相位控制信號為q[7:0]時，所述譯碼電路10包括第一d觸發(fā)器13、第二d觸發(fā)器14、第三d觸發(fā)器16、第四d觸發(fā)器19、第五d觸發(fā)器21、第六d觸發(fā)器23、第七d觸發(fā)器25、第八d觸發(fā)器27以及第九d觸發(fā)器29；

第一d觸發(fā)器13的d端接收相位控制信號q7，第一d觸發(fā)器13的q端輸出相位選擇信號p7；第二d觸發(fā)器14的d端接收相位控制信號q6，第二d觸發(fā)器14的q端輸出相位選擇信號p6；第三d觸發(fā)器16的d端與第一異或門15的輸出端連接，第一異或門15接收相位控制信號q6和相位控制信號q5，第三d觸發(fā)器16的q端輸出相位選擇信號p5xorp6；第四d觸發(fā)器19的d端與第二異或門18的輸出端連接，第二異或門18的一輸入端接收相位控制信號q7，第二異或門18的另一輸入端連接與門17的輸出端，與門17的輸入端接收相位控制信號q6和相位控制信號q5，第四d觸發(fā)器19的q端輸出相位選擇信號(p5&p6)xorp7；

第五d觸發(fā)器21的d端與第三異或門20的輸出端連接，第三異或門20的輸入端分別接收相位控制信號q4和相位控制信號q5，第五d觸發(fā)器21的q端輸出相位加權(quán)信號p4xorp5，第五d觸發(fā)器21的/q端輸出相位加權(quán)信號p4xnorp5；

第六d觸發(fā)器23的d端與第四異或門22的輸出端連接，第四異或門22的輸入端分別接收相位控制信號q3和限位控制信號q5，第六d觸發(fā)器23的q端輸出相位加權(quán)信號p3xorp5，第六d觸發(fā)器23的/q端輸出相位加權(quán)信號p3xnorp5；

第七d觸發(fā)器25的d端與第五異或門24的輸出端連接，第五異或門24的輸入端分別接收相位控制信號q2和相位控制信號q5，第七d觸發(fā)器25的q端輸出相位加權(quán)信號p2xorp5，第七d觸發(fā)器25的/q端輸出相位加權(quán)信號p2xnorp5；

第八d觸發(fā)器27的d端與第六異或門26的輸出端連接，第六異或門26的輸入端分別接收相位控制信號q1和相位控制信號q5，第八d觸發(fā)器27的q端輸出相位加權(quán)信號p1xorp5，第八d觸發(fā)器27的/q端輸出相位加權(quán)信號p1xnorp5；

第九d觸發(fā)器29的d端與第七異或門28的輸出端連接，第七異或門28的輸入端分別接收相位控制信號q0和相位控制信號q5，第九d觸發(fā)器29的q端輸出相位加權(quán)信號p0xorp5，第八d觸發(fā)器27的/q端輸出相位加權(quán)信號p0xnorp5。

本發(fā)明實施例中，相位控制信號q[7:0]由數(shù)字濾波器7產(chǎn)生，相位控制信號q[7:0]能保證線性度的情況下，避免電路的過于復(fù)雜，相位控制信號整體用q[7:0]，分開用q7～q0表示。數(shù)字濾波器7產(chǎn)生相位控制信號q[7:0]的具體過程為本技術(shù)領(lǐng)域人員所熟知，此處不再贅述。

第一d觸發(fā)器13、第二d觸發(fā)器14、第三d觸發(fā)器16、第四d觸發(fā)器19、第五d觸發(fā)器21、第六d觸發(fā)器23、第七d觸發(fā)器25、第八d觸發(fā)器27以及第九d觸發(fā)器29相對應(yīng)的時鐘端采用相同的時鐘，從而通過時鐘同步，能同步輸出對應(yīng)的相位選擇信號以及相位加權(quán)信號。

此外，對于第五d觸發(fā)器21、第六d觸發(fā)器23、第七d觸發(fā)器25、第八d觸發(fā)器27以及第九d觸發(fā)器29，每個觸發(fā)器同時產(chǎn)生兩個互補或者說相反相位加權(quán)信號，來控制相應(yīng)mos管的輪流導(dǎo)通。

如圖4所示，所述相位選擇電路11包括第一相位選擇器30、第二相位選擇器31、第三相位選擇器32以及第四相位選擇器33；

第一相位選擇器30同時接收輸入時鐘±sin(ωt+45)、±sin(ωt+135)，且第一相位選擇器30接收第二d觸發(fā)器14輸出的相位選擇信號p6，第一相位選擇器30的輸出端與第二相位選擇器31連接，第二相位選擇器31接收第一d觸發(fā)器13輸出的相位選擇信號p7，且第二相位選擇器31輸出差分時鐘±sin(ωt+φ)；

第三相位選擇器32同時接收輸入時鐘±sin(ωt)、±sin(ωt+90)，且第三相位選擇器32接收第三d觸發(fā)器16輸出的限位選擇信號p5xorp6，第三相位選擇器32的輸出端與第四相位選擇器33連接，第四相位選擇器33接收第四d觸發(fā)器19輸出的相位選擇信號(p5&p6)xorp7，第四相位選擇器33輸出差分時鐘±sin(ωt+ψ)。

本發(fā)明實施例中，輸入時鐘±sin(ωt)、±sin(ωt+45)、±sin(ωt+90)、±sin(ωt+135)由壓控振蕩器8產(chǎn)生，第一相位選擇器30、第二相位選擇器31、第三相位選擇器32以及第四相位選擇器33采用相同的結(jié)構(gòu)，輸入時鐘+sin(ωt+45)、輸入時鐘-sin(ωt+45)加載于第一相位選擇器30的第0組輸入端，輸入時鐘+sin(ωt+135)、輸入時鐘-sin(ωt+135)加載于第一相位選擇器30的第1組輸入端。當(dāng)相位選擇信號p6為高電平時，第一相位選擇器30選擇并輸出第1組輸入端的輸入時鐘，當(dāng)相位選擇信號p6為低電平時，第一相位選擇器30選擇并輸出第0組輸入端的輸入時鐘。第一相位選擇器30的同相選擇輸出端分別與第二相位選擇器31兩組選擇端的同相端、反相端連接，第一相位選擇器30的反相選擇輸出端分別與第二相位選擇器31兩組選擇端的反相端、同相端連接。相位選擇器32與第四相位選擇器33間的連接配合，具體可以參考第一相位選擇器30與第二相位選擇器31間的連接說明，具體為本技術(shù)領(lǐng)域人員所述熟知，此處不再贅述。

ψ、φ為選擇相位，具體地：相位選擇信號p6為1，第一相位選擇器30輸出時鐘±sin(ωt+135)，當(dāng)相位選擇信號p6為0，第一相位選擇器30輸出時鐘±sin(ωt+45)，當(dāng)相位選擇信號p7為0，相位選擇信號p6為0時：+sin(ωt+ф)＝-sin(ωt+45)即ф＝-45，當(dāng)相位選擇信號p7為0，相位選擇信號p6為1時：+sin(ωt+ф)＝-sin(ωt+135)即ф＝-135當(dāng)相位選擇信號p7為1，相位選擇信號p6為0時：+sin(ωt+ф)＝-sin(ωt+45，)即ф＝45，當(dāng)相位選擇信號p7為1，相位選擇信號p6為1：+sin(ωt+ф)＝sin(ωt+135)，即ф＝135；其余的選擇過程可以參考上述說明，此處不再贅述。

如圖5所示，所述相位加權(quán)電路12包括mos管m1以及mos管m2，mos管m1的源極端、mos管m2的源極端與電源vcc連接，mos管m1的漏極端分別與mos管m1的柵極端、mos管m3的漏極端、mos管m5的漏極端連接，mos管m2的漏極端分別與mos管m2的柵極端、mos管m4的漏極端以及mos管m6的漏極端連接；mos管m1的漏極端輸出時鐘信號-sin(ωt+θ)，mos管m2的漏極端輸出時鐘信號+sin(ωt+θ)；mos管m3的柵極端接收時鐘信號+sin(ωt+φ)，mos管m4的的柵極端接收時鐘信號-sin(ωt+φ)，mos管m5的柵極端接收時鐘信號+sin(ωt+ψ)，mos管m6的柵極端接收時鐘信號-sin(ωt+ψ)；

mos管m3的源極端、mos管m4的源極端分別與mos管m7的漏極端、mos管m9的漏極端、mos管m11的漏極端、mos管m13的漏極端、mos管m15的漏極端連接，mos管m5的源極端、mos管m6的源極端分別與mos管m8的漏極端、mos管m10的漏極端、mos管m12的漏極端、mos管m14的漏極端以及mos管m16的漏極端連接；

mos管m7的源極端、mos管m8的源極端均通過電流源i1接地，mos管m9的源極端、mos管m10的源極端均通過電流源i2接地，mos管m11的源極端、mos管m12的源極端均通過電流源i3接地，mos管m13的源極端、mos管m14的源極端均通過電流源i4接地，mos管m15的源極端以及mos管m16的源極端均通過電流源i5接地；

mos管m7的柵極端接收第五d觸發(fā)器21輸出的相位加權(quán)信號p4xorp5，mos管m8的柵極端接收第五d觸發(fā)器21輸出的相位加權(quán)信號p4xnorp5；mos管m9的柵電極接收第六d觸發(fā)器23輸出的相位加權(quán)信號p3xorp5，mos管m10的柵極端接收第六d觸發(fā)器23輸出的相位加權(quán)信號p3xnorp5，mos管m11的柵極端接收第七d觸發(fā)器25輸出的相位加權(quán)信號p2xorp5，mos管m12的柵極端接收第七d觸發(fā)器25輸出的相位加權(quán)信號p2xnorp5；mos管m13的柵極端接收第八d觸發(fā)器27輸出的相位加權(quán)信號p1xorp5，mos管m14的柵極端接收第八d觸發(fā)器27輸出的相位加權(quán)信號p1xnorp5；mos管m15的柵極端接收第九d觸發(fā)器29輸出的相位加權(quán)信號p0xorp5，mos管m16的柵極端接收第九d觸發(fā)器29輸出的相位加權(quán)信號p0xnorp5。

本發(fā)明實施例中，mos管m1以及mos管m2為pmos管，mos管m3～m16采用nmos管，所述電流源i1為16*ibias，電流源i2為8*ibias，電流源i3為4*ibias，電流源i4為2*ibias，電流源i5為ibias，ibias為單位偏置電流，電流源i1～電流源i5作為權(quán)重電流。在具體使用時，利用mos管m1的漏極端、mos管m2的漏極端與鑒相器4連接。

本發(fā)明實施例中，相位加權(quán)信號p4xorp5、相位加權(quán)信號p3xorp5、相位加權(quán)信號p2xorp5、相位加權(quán)信號p1xorp5、相位加權(quán)信號p0xorp5分別控制權(quán)重電流[16：8：4：2：1]*ibias，各個分支電流匯總為權(quán)重電流isum，isum可用公式(1)表示，與isum對應(yīng)的差分電流為31*ibias-isum。

當(dāng)相位加權(quán)信號p4xorp5為邏輯1，p4xnorp5為邏輯0，mos管m7導(dǎo)通，mos管m8關(guān)斷，代表電流源i1加入權(quán)重電流isum，當(dāng)相位加權(quán)信號p4xorp5為邏輯0時，代表電流源i1不加入權(quán)重電流isum，而是流向31*ibias-isum。下述的說明類推，具體地為：

當(dāng)相位加權(quán)信號p3xorp5為邏輯1時，代表電流源i2加入權(quán)重電流isum；當(dāng)相位加權(quán)信號p3xorp5為邏輯0時，代表電流源i2不加入權(quán)重電流isum。

當(dāng)相位加權(quán)信號p2xorp5為邏輯1時，代表電流源i3加入權(quán)重電流isum，當(dāng)相位加權(quán)信號p2xorp5為邏輯0時，代表電流源i3不加入權(quán)重電流isum。

當(dāng)相位加權(quán)信號p1xorp5為邏輯1時，代表電流源i4加入權(quán)重電流isum，當(dāng)相位加權(quán)信號p1xorp5為邏輯0時，代表電流源i4不加入權(quán)重電流isum。

當(dāng)相位加權(quán)信號p0xorp5為邏輯1時，代表電流源i5加入權(quán)重電流isum；當(dāng)相位加權(quán)信號p0xorp5為邏輯0時，代表電流源i5不加入權(quán)重電流isum。

權(quán)重電流isum控制ф在θ中的比重，權(quán)重電流31*ibias-isum控制ψ在θ中的比重，輸出相位θ可以用公式(2)近似表示。

總的加權(quán)電流isum為：

isum＝{p[4∶0]xorp5}*ibias(1)

輸出相位θ可表示為

本發(fā)明譯碼電路10接收相位控制信號，并根據(jù)相位控制信號同步輸出相位選擇信號以及相位加權(quán)信號，根據(jù)相位選擇信號以及相位加權(quán)信號能進(jìn)行所需的電流加權(quán)，能使得總的加權(quán)電流isum在從最小逐漸增加到最大后又逐步減小到最小值，沒有大量開關(guān)瞬時開關(guān)動作，能有效解決內(nèi)插權(quán)重電流由于開關(guān)時序失配引起的競爭冒險和開關(guān)電流毛刺，能降低電路的復(fù)雜度，適應(yīng)范圍廣，安全可靠。