本公開內(nèi)容總體上涉及接收器均衡。

背景技術(shù)：

1、通信系統(tǒng)中的傳輸信道會引入符號間干擾(inter-symbol?interference,isi)效應(yīng)，這可能會潛在地妨礙傳輸信道的質(zhì)量和容量。接收器均衡(receiver?equalization,rxeq)長期以來一直應(yīng)用于高速串行通信中，以減輕這種影響。

技術(shù)實現(xiàn)思路

1、在一個方面，一些實現(xiàn)方式提供了一種混合信號接收器，包括：第一采樣保持電路，具有用于接收模擬輸入信號的第一s/h輸入端子和直接耦合到第一公共節(jié)點的第一s/h輸出端子，其中第一采樣保持電路被配置為以符號率執(zhí)行周期，其中每個周期包括采樣相位和保持相位，并且其中第一采樣保持電路被配置為在采樣相位期間跟蹤第一s/h輸出端子上的模擬信號并且在保持相位期間在第一s/h輸出端子上生成高阻抗，以使得采樣的模擬輸出電壓能夠在保持相位期間進(jìn)行調(diào)制；第一數(shù)據(jù)限幅器，具有耦合到第一公共節(jié)點的第一限幅器輸入端子，以使得第一數(shù)據(jù)限幅器由第一s/h輸出端子直接驅(qū)動；以及第一數(shù)據(jù)驅(qū)動電荷耦合數(shù)模轉(zhuǎn)換器(dac)，包括(i)dac輸入端子，用于從第一數(shù)據(jù)限幅器的第一數(shù)字輸出接收第一數(shù)字信號，(ii)dac輸出端子，直接耦合到第一公共節(jié)點，(iii)多個電容器模塊，被配置為被預(yù)充電，以使得dac輸出端子在采樣相位期間跟蹤第一s/h輸出端子上的輸出電壓，以及(iv)邏輯組件，位于第一數(shù)據(jù)驅(qū)動電荷耦合dac的接口處，以接收第一數(shù)字信號并基于第一數(shù)字信號控制施加到多個電容器模塊的電壓，以使得如果邏輯組件切換多個電容器模塊上的電壓，那么在緊接著的保持相位期間，電荷電容性地耦合到第一公共節(jié)點或從第一公共節(jié)點電容性地耦合，以使得電容性地耦合的電荷在保持相位期間調(diào)制第一s/h輸出端子處的模擬輸出電壓。

2、實現(xiàn)方式可以包括以下特征中的一者或多者。

3、數(shù)據(jù)限幅器可以被配置為在采樣相位期間解析并穩(wěn)定dac輸入端子上的數(shù)字輸出信號。數(shù)據(jù)限幅器可以被配置為在保持相位期間鎖存并保持dac輸入端子上的數(shù)字輸出信號。每個周期可以由單個采樣相位和單個保持相位組成。符號率可以是至少24gbaud。

4、混合信號接收器可以包括多個數(shù)據(jù)驅(qū)動電荷耦合數(shù)模轉(zhuǎn)換器(dac)，多個數(shù)據(jù)驅(qū)動電荷耦合dac包括第一數(shù)據(jù)驅(qū)動電荷耦合dac，多個數(shù)據(jù)驅(qū)動電荷耦合dac中的每個相應(yīng)驅(qū)動電荷耦合dac包括(i)相應(yīng)dac輸入端子，用于接收相應(yīng)數(shù)字信號，(ii)相應(yīng)dac輸出端子，用于直接耦合到節(jié)點，(iii)相應(yīng)多個電容器模塊，被配置為被預(yù)充電，以使得相應(yīng)dac輸出端子在采樣相位期間跟蹤s/h輸出端子上的輸出電壓，以及(iv)相應(yīng)邏輯組件，位于相應(yīng)數(shù)據(jù)驅(qū)動電荷耦合dac的接口處，用于接收相應(yīng)數(shù)字信號并基于相應(yīng)數(shù)字信號控制施加到相應(yīng)多個電容器模塊的相應(yīng)電壓，以使得如果相應(yīng)邏輯組件切換相應(yīng)多個電容器模塊上的相應(yīng)電壓，那么在緊接著的保持相位期間，電荷電容性地耦合到節(jié)點或從節(jié)點電容性地耦合，以使得電容性地耦合的電荷在保持相位期間調(diào)制s/h輸出端子處的模擬輸出電壓。

5、每個相應(yīng)dac輸出端子可以直接耦合到第一公共節(jié)點，并且每個相應(yīng)dac輸出端子跟蹤第一s/h輸出端子上的輸出電壓?；旌闲盘柦邮掌鬟€可以包括：串聯(lián)連接的一個或多個鎖存器，其中串聯(lián)中的第一鎖存器由數(shù)據(jù)限幅器的數(shù)字輸出信號驅(qū)動，并且其中串聯(lián)中的每個相應(yīng)鎖存器被配置為提供對應(yīng)數(shù)字信號至多個數(shù)據(jù)驅(qū)動電荷耦合dac中的相應(yīng)數(shù)據(jù)驅(qū)動電荷耦合dac的相應(yīng)dac輸入端子。串聯(lián)中的每個鎖存器可以被配置為在采樣相位期間將對應(yīng)數(shù)字信號穩(wěn)定在相應(yīng)電荷耦合dac的輸入端子上，并且其中串聯(lián)中的每個鎖存器被配置為在保持相位期間將數(shù)字信號保持在相應(yīng)電荷耦合dac的相應(yīng)dac輸入端子上。

6、混合信號接收器包括多個限幅器，所述多個限幅器包括第一數(shù)據(jù)限幅器，其中多個限幅器和多個電荷耦合dac被布置在多個并行信號處理線中，每個相應(yīng)信號處理線包括多個限幅器中的相應(yīng)限幅器，以及多個電荷耦合dac中的相應(yīng)電荷耦合dac?；旌闲盘柦邮掌靼ǘ鄠€閾值修改dacs，其中每個閾值修改dac包含多個電荷耦合電容器，所述多個限幅器中的每個相應(yīng)限幅器具有相應(yīng)第一輸入端子和相應(yīng)第二輸入端子，與其他限幅器的第二輸入端子隔離地連接到多個第二公共節(jié)點中的相應(yīng)第二公共節(jié)點，并且其中多個電荷耦合電容器中的每個相應(yīng)電荷耦合電容器包括相互共同連接到相應(yīng)第二公共節(jié)點的相應(yīng)第一端子。多個限幅器可以包括多個數(shù)據(jù)限幅器，并且其中多個數(shù)據(jù)限幅器中的每個相應(yīng)數(shù)據(jù)限幅器的相應(yīng)第一輸入端子共同連接到第一公共節(jié)點并且每個數(shù)據(jù)驅(qū)動電荷耦合dac的相應(yīng)dac輸出端子共同連接到第一公共節(jié)點。

7、多個限幅器可以包括數(shù)據(jù)限幅器和轉(zhuǎn)換限幅器，其中數(shù)據(jù)限幅器的相應(yīng)第一輸入端子與轉(zhuǎn)換限幅器的第一輸入端子隔離地連接到第一公共節(jié)點，并且其中轉(zhuǎn)換限幅器的相應(yīng)第一輸入端子與數(shù)據(jù)限幅器的第一輸入端子隔離地連接到第三公共節(jié)點。耦合到數(shù)據(jù)限幅器的輸入端子的每個數(shù)據(jù)驅(qū)動電荷耦合dac的相應(yīng)dac輸出端子可以與耦合到轉(zhuǎn)換限幅器的輸入端子的任何數(shù)據(jù)驅(qū)動電荷耦合dac的dac輸出端子隔離地連接到第一公共節(jié)點，并且耦合到轉(zhuǎn)換限幅器的輸入端子的每個數(shù)據(jù)驅(qū)動電荷耦合dac的相應(yīng)dac輸出端子與耦合到數(shù)據(jù)限幅器的輸入端子的其他任何數(shù)據(jù)驅(qū)動電荷耦合dac的dac輸出端子隔離地連接到第三公共節(jié)點。

8、混合信號接收器可以包括具有第二s/h輸入端子和第二s/h輸出端子的第二采樣保持電路，其中第二s/h輸入端子被配置為接收模擬輸入信號的單端或差分信號電壓，其中第二s/h輸出端子直接耦合到第三公共節(jié)點。第二采樣保持電路可以被配置為在保持相位期間跟蹤第二s/h輸出端子上的單端或差分信號電壓并且在采樣相位期間在第二s/h輸出端子上生成高阻抗，以使得采樣的單端或差分信號電壓能夠在采樣相位期間進(jìn)行調(diào)制，以使得(i)耦合到轉(zhuǎn)換限幅器的輸入端子的任何數(shù)據(jù)驅(qū)動電荷耦合dac的相應(yīng)dac輸出端子在電壓保持相位期間跟蹤第二采樣保持電路的第二s/h輸出端子上的單端或差分信號電壓，(ii)耦合到轉(zhuǎn)換限幅器的輸入端子的任何數(shù)據(jù)驅(qū)動電荷耦合dac的電荷耦合電容器上的電荷在采樣相位期間耦合到第二采樣保持電路的第二s/h輸出端子。

9、相應(yīng)特定信號處理線內(nèi)的相應(yīng)數(shù)據(jù)限幅器的輸出僅被引導(dǎo)至特定信號處理線內(nèi)的一個或多個組件。每個數(shù)據(jù)驅(qū)動電荷耦合dac的接口處的邏輯組件可以被配置為對多個數(shù)據(jù)驅(qū)動電荷耦合dac中的每個數(shù)據(jù)驅(qū)動電荷耦合dac應(yīng)用耦合函數(shù)，以使得來自數(shù)據(jù)驅(qū)動電荷耦合dac的模擬電壓輸出根據(jù)每個數(shù)據(jù)驅(qū)動電荷耦合dac的耦合函數(shù)進(jìn)行線性求和，其中耦合函數(shù)包括耦合方向、耦合強(qiáng)度或耦合選通中的一項或多項。混合信號接收器可以包括串聯(lián)連接在第一數(shù)據(jù)限幅器的數(shù)字輸出信號與對應(yīng)電荷耦合dac的相應(yīng)dac輸入端子之間的一個或多個鎖存器，并且其中對應(yīng)dac的邏輯組件被配置為通過一個或多個鎖存器接收一個或多個數(shù)字輸出信號。第一數(shù)據(jù)驅(qū)動電荷耦合dac的邏輯組件可以被配置為在沒有中間鎖存器的情況下接收第一數(shù)字輸出。

10、混合信號接收器可以包括閾值修改dac，所述閾值修改dac包含邏輯組件和多個電荷耦合電容器，并且其中每個電荷耦合電容器包括用于輸出的第一端子和耦合到邏輯組件的第二端子。閾值修改dac可以被配置為：對每個電荷耦合電容器的第一端子進(jìn)行預(yù)充電，以在采樣相位期間跟蹤s/h輸出端子上的共?；騾⒖驾敵鲭妷海灰约盎谂c閾值修改dac的邏輯組件的輸入相關(guān)聯(lián)的閾值修改系數(shù)，在保持相位期間將電荷耦合電容器上的電荷耦合到s/h輸出端子。閾值修改dac的邏輯組件可以被配置為從以下之一接收邏輯信號：適配邏輯控制器、狀態(tài)機(jī)或微控制器。閾值修改dac的邏輯組件可以被配置為基于不包括數(shù)據(jù)限幅器或鎖存器輸出作為輸入值的決策函數(shù)來確定如何對第二端子進(jìn)行預(yù)充電以及是否保留預(yù)充電電壓。

11、閾值修改dac的每個電荷耦合電容器的第一端子可以直接耦合到第一公共節(jié)點?；旌闲盘柦邮掌骺梢园ň哂械诙/h輸入端子和第二s/h輸出端子的第二采樣保持電路，其中第二s/h輸入端子被配置為接收模擬信號的共模或參考電壓，其中第二s/h輸出端直接耦合到第二公共節(jié)點，其中第一數(shù)據(jù)限幅器包括耦合到第二公共節(jié)點的第二限幅器輸入端子，并且其中閾值修改dac的每個電荷耦合電容器的第一端子直接耦合到第二公共節(jié)點。第一數(shù)據(jù)驅(qū)動電荷耦合dac的邏輯組件可以被配置為在沒有中間鎖存器的情況下接收第一數(shù)字輸出。

12、混合信號接收器可以包括閾值修改dac，所述閾值修改dac包含邏輯組件和多個電荷耦合電容器，并且其中每個電荷耦合電容器包括用于輸出的第一端子和耦合到邏輯組件的第二端子。閾值修改dac可以被配置為：對每個電荷耦合電容器的第一端子進(jìn)行預(yù)充電，以在采樣相位期間跟蹤s/h輸出端子上的共模或參考輸出電壓；以及基于與閾值修改dac的邏輯組件的輸入相關(guān)聯(lián)的閾值修改系數(shù)，在保持相位期間將電荷耦合電容器上的電荷耦合到s/h輸出端子。

13、閾值修改dac的邏輯組件可以被配置為從以下之一接收邏輯信號：適配邏輯控制器、狀態(tài)機(jī)或微控制器。閾值修改dac的邏輯組件可以被配置為基于不包括數(shù)據(jù)限幅器或鎖存器輸出作為輸入值的決策函數(shù)來確定如何對第二端子進(jìn)行預(yù)充電以及是否保留預(yù)充電電壓。閾值修改dac的每個電荷耦合電容器的第一端子可以直接耦合到第一公共節(jié)點。

14、混合信號接收器可以包括具有第二s/h輸入端子和第二s/h輸出端子的第二采樣保持電路，其中第二s/h輸入端子被配置為接收模擬信號的共?；騾⒖茧妷海渲械诙/h輸出端直接耦合到第二公共節(jié)點，其中第一數(shù)據(jù)限幅器包括耦合到第二公共節(jié)點的第二限幅器輸入端子，并且其中閾值修改dac的每個電荷耦合電容器的第一端子直接耦合到第二公共節(jié)點。

15、第一采樣保持電路的第一s/h輸入端子可以被配置為接收模擬輸入信號的單端或差分信號電壓，并且第一采樣保持電路被配置為在采樣相位期間跟蹤第一s/h輸出端子上的單端或差分信號輸出電壓，并且在保持相位期間在每個第一輸出端子上生成高阻抗，以使得采樣的單端或差分輸出電壓能夠在保持相位期間進(jìn)行調(diào)制。混合信號接收器還可以包括第二采樣保持電路，具有第二s/h輸入端子和第二s/h輸出端子，其中第二s/h輸入端子用于接收模擬輸入信號的參考電壓或共模信號電壓，并且其中第二s/h輸出端子直接耦合到第二公共節(jié)點，其中第二采樣保持電路被配置為在采樣相位期間跟蹤第二s/h輸出端子上的參考電壓或共模信號電壓，并且在保持相位期間在第二s/h輸出端子上生成高阻抗，以使得采樣的參考電壓或共模信號電壓能夠在保持相位期間進(jìn)行調(diào)制，以使得(i)閾值修改dac的相應(yīng)dac輸出端子在采樣相位期間跟蹤第二采樣保持電路的第二s/h輸出端子上的輸出共模電壓，并且(ii)在保持相位期間將閾值修改dac的電荷耦合電容器上的電荷耦合到第二采樣保持電路的對應(yīng)第二s/h輸出端子；其中第一數(shù)據(jù)限幅器可以被配置為從第一采樣保持電路的第一s/h輸出端子接收輸出并且從第二采樣保持電路的第二s/h輸出端子接收輸出。

16、第一采樣保持電路的第一s/h輸入端子可以被配置為接收模擬輸入信號的單端電壓。第一采樣保持電路可以包括被配置為接收模擬輸入信號的差分信號電壓的一對第一s/h輸入端子。

17、混合信號接收器可以包括第二閾值修改dac；第三采樣保持電路，具有第三s/h輸入端子和第三s/h輸出端子，其中第三s/h輸入端子被配置為接收模擬輸入信號的參考電壓或共模電壓，其中第三s/h輸出端直接耦合到對應(yīng)第三公共節(jié)點，并且其中第三采樣保持電路被配置為在采樣相位期間跟蹤第三s/h輸出端子上的參考電壓或共模信號電壓，并且在保持相位期間在第三s/h輸出端子上生成高阻抗，以使得采樣參考電壓或共模信號電壓能夠在保持相位期間進(jìn)行調(diào)制，以使得(i)第二閾值修改dac的相應(yīng)dac輸出端子在采樣相位期間跟蹤第二采樣保持電路的第二s/h輸出端子上的輸出參考或共模電壓，并且(ii)在保持相位期間將第二閾值修改dac的電荷耦合電容器上的電荷耦合到第三采樣保持電路的第三s/h輸出端子；誤差限幅器，由第三采樣保持電路和第一采樣保持電路驅(qū)動，其中誤差限幅器和數(shù)據(jù)限幅器被配置為感測第一采樣保持電路的第一s/h輸出端子處的相同調(diào)制模擬信號。

18、混合信號接收器可以包括第三閾值修改dac；第四采樣保持電路，具有第四s/h輸入端子和第四s/h輸出端子，其中第四s/h輸入端被配置為接收模擬輸入信號的參考電壓或共模電壓，其中第四s/h輸出端直接耦合到第四公共節(jié)點，并且其中第四采樣保持電路被配置為在保持相位期間跟蹤第四s/h輸出端子上的參考電壓或共模信號電壓，并且在采樣相位期間第四s/h輸出端子上生成高阻抗，以使得采樣參考電壓或共模信號電壓能夠在采樣相位期間進(jìn)行調(diào)制，以使得(i)第三閾值修改dac的相應(yīng)dac輸出端子在保持相位期間跟蹤第四采樣保持電路的第四s/h輸出端子上的輸出共模電壓，并且(ii)在采樣相位期間第三閾值修改dac的電荷耦合電容器上的電荷耦合到第四采樣保持電路的第四s/h輸出端子；第五采樣保持電路，具有第五s/h輸入端子和第五s/h輸出端子，其中第五s/h輸入端子被配置為接收模擬輸入信號的單端或差分信號電壓，其中第五s/h輸出端子直接耦合到第五公共節(jié)點，并且其中第五采樣保持電路被配置為在保持相位期間跟蹤第五s/h輸出端子上的單端或差分信號電壓，并且在采樣相位期間在第五s/h輸出端子上生成高阻抗，以使得采樣的單端或差分信號電壓能夠在采樣相位期間進(jìn)行調(diào)制，以使得(i)第二數(shù)據(jù)驅(qū)動電荷耦合dac的相應(yīng)dac輸出端子在保持相位期間跟蹤第五采樣保持電路的第五s/h輸出端子上的單端或差分信號電壓，(ii)在采樣相位期間將第二數(shù)據(jù)驅(qū)動電荷耦合dac的電荷耦合電容器上的電荷耦合到第五采樣保持電路的第五s/h輸出端子；轉(zhuǎn)換限幅器，由第四采樣保持電路的第四s/h輸出端子和第五采樣保持電路的第五s/h輸出端子驅(qū)動；其中轉(zhuǎn)換限幅器被配置為在保持相位期間解析并穩(wěn)定dac輸入端子上的數(shù)字輸出信號，并且其中轉(zhuǎn)換限幅器被配置為在采樣相位期間鎖存并保持dac輸入端子上的數(shù)字輸出信號。

19、混合信號接收器可以包括串聯(lián)連接在數(shù)據(jù)限幅器的數(shù)字輸出信號與對應(yīng)數(shù)據(jù)驅(qū)動電荷耦合dac的相應(yīng)dac輸入端子之間的一個或多個鎖存器，以及一個或多個半鎖存器，每個半鎖存器由串聯(lián)連接的一個或多個鎖存器中的相應(yīng)鎖存器驅(qū)動，其中每個半鎖存器被配置為提供對應(yīng)數(shù)字信號至一個或多個數(shù)據(jù)驅(qū)動電荷耦合dac中的相應(yīng)電荷耦合dac的dac輸入端子；并且其中半鎖存器被配置為在保持相位期間將對應(yīng)數(shù)字信號穩(wěn)定在相應(yīng)電荷耦合dac的輸入端子上，并且在采樣相位期間將數(shù)字信號保持在相應(yīng)電荷耦合dac的輸入端子上。

20、每個電容器模塊可以包括第一端子和第二端子。每個電容器模塊的第一端子可以直接且共同地耦合到dac輸出端子。每個電容器模塊的第二端子可以耦合到邏輯組件。邏輯組件可以被配置為確定：(i)在采樣相位期間，是否將第二端子預(yù)充電至第一電壓或不同的第二電壓中的一個，以及(ii)在保持相位期間，是否保持預(yù)充電電壓或?qū)⒌诙俗痈淖優(yōu)榈谝浑妷夯虻诙妷褐械牧硪粋€。

21、第一電壓可以是電源電壓并且第二電壓可以是接地電壓。每個電容器模塊可以包含第一組一個或多個電荷耦合電容器和第二組一個或多個電荷耦合電容器。第一組電荷耦合電容器可以被預(yù)充電至第一電壓并且可切換至第二電壓。第二組電荷耦合電容器可以被預(yù)充電至第二電壓并且可切換至第一電壓。在保持相位期間切換每個電荷耦合電容器的第二端子可以取決于第一數(shù)據(jù)限幅器或一個或多個鎖存器的輸出。每個電荷耦合電容器可以保持基本相同量的可切換電容。每個電荷耦合電容器可以保持可變量的可切換電容?？汕袚Q電容的可變量可以是2的冪。邏輯組件可以被配置為基于存儲在寄存器中的預(yù)定值來確定耦合方向、耦合強(qiáng)度或耦合選通中的一項或多項。

22、邏輯組件可以被配置為使用控制器或狀態(tài)機(jī)來確定耦合方向、耦合強(qiáng)度或耦合選通中的一項或多項?？刂破骰驙顟B(tài)機(jī)可以被配置為基于以下各項的一項或多項來確定耦合方向、耦合強(qiáng)度或耦合選通中的一項或多項：指示采樣保持電路的相位的時鐘信號、來自數(shù)據(jù)限幅器或鎖存器的一個或多個數(shù)字輸出信號中的數(shù)字輸出信號，或者來自誤差限幅器的數(shù)字輸出信號。

23、混合信號接收器可以包括線性放大器，所述線性放大器被配置為從傳輸通道接收輸入模擬信號并且向一個或多個s/h輸入端子提供模擬電壓。模擬電壓可以包括：差分電壓輸出，或者單端電壓輸出。模擬輸出電壓可以包括差分模擬輸出電壓，并且采樣保持電路包括一對s/h輸出端子以輸出差分模擬輸出電壓。一個或多個電荷耦合dac的輸出端子可以被配置為將電荷對稱地電容性地耦合至一對s/h輸出端子或從一對s/h輸出端子對稱地電容性地耦合，以使得在s/h輸出端子之一上的電荷增加，同時這對s/h輸出端子的另一個上的電荷被耗盡。

24、第一采樣保持電路的第一s/h輸入端子可以被配置為接收模擬輸入信號的單端或差分電壓，并且第一采樣保持電路被配置為在采樣相位期間跟蹤第一s/h輸出端子上的單端或差分電壓，并且在保持相位期間在第一s/h輸出端子上生成高阻抗，以使得采樣的單端或差分電壓能夠在保持相位期間進(jìn)行調(diào)制；第二節(jié)點，接收參考電壓或共模電壓；dac，具有耦合到第二公共節(jié)點的低阻抗輸出；并且其中第一數(shù)據(jù)限幅器可以被配置為從第一公共節(jié)點接收電壓并且從第二公共節(jié)點接收電壓。

25、在另一方面，一些實現(xiàn)方式提供了一種混合信號接收器，包括：第一采樣保持電路，具有用于接收差分模擬輸入信號的一對第一s/h輸入端子和各自直接耦合到一對第一公共節(jié)點中的相應(yīng)公共節(jié)點的一對第一s/h輸出端子，其中第一采樣保持電路被配置為以符號率執(zhí)行周期，其中每個周期包括采樣相位和保持相位，并且其中第一采樣保持電路被配置為在采樣相位期間跟蹤所述對第一s/h輸出端子上的差分模擬信號，并且在保持相位期間在所述對第一s/h輸出端子上生成高阻抗，以使得采樣的差分模擬輸出電壓能夠在保持相位期間進(jìn)行調(diào)制；第一數(shù)據(jù)限幅器，具有各自耦合到所述對第一公共節(jié)點中的相應(yīng)第一公共節(jié)點的一對第一限幅器輸入端子，以使得第一數(shù)據(jù)限幅器由所述對第一s/h輸出端子直接驅(qū)動；以及第一數(shù)據(jù)驅(qū)動電荷耦合數(shù)模轉(zhuǎn)換器(dac)，包括(i)dac輸入端子，用于從第一數(shù)據(jù)限幅器的第一數(shù)字輸出接收第一數(shù)字信號，(ii)一對dac輸出端子，每一dac輸出端子直接耦合到所述對第一公共節(jié)點中的相應(yīng)第一公共節(jié)點，以及(iii)多對電容器模塊，被配置為被預(yù)充電，以使得所述對dac輸出端子在采樣相位期間跟蹤所述對第一s/h輸出端子上的差分輸出電壓，所述對第一s/h輸出端子直接連接到所述對第一公共節(jié)點，以及(iv)邏輯組件，位于第一數(shù)據(jù)驅(qū)動電荷耦合dac的接口處，以接收第一數(shù)字信號并基于第一數(shù)字信號控制施加到多對電容器模塊的電壓，以使得如果邏輯組件切換多對電容器模塊上的電壓，那么在緊接著的保持相位期間，電荷電容性地耦合到所述對第一公共節(jié)點或從所述對第一公共節(jié)點電容性地耦合，以使得電容性地耦合的電荷在保持相位期間調(diào)制所述對第一s/h輸出端子處的差分模擬輸出電壓。

26、在又一個方面，一些實現(xiàn)方式提供了一種混合信號接收器，包括：第一采樣保持電路，具有用于接收模擬輸入信號的單端或差分信號電壓的第一s/h輸入端子以及直接耦合到第一公共節(jié)點的第一s/h輸出端子，其中第一采樣保持電路被配置為以符號率執(zhí)行周期，其中每個周期包括采樣相位和保持相位，并且其中第一采樣保持電路被配置為在采樣相位期間跟蹤第一s/h輸出端子上的單端或差分信號電壓，并且在保持相位期間在第一s/h輸出端子上生成高阻抗，以使得模擬輸入電壓的采樣的單端或差分信號電壓在保持相位期間進(jìn)行調(diào)制；第二采樣保持電路，具有用于接收模擬輸入信號的參考或共模信號電壓的第二s/h輸入端子以及直接耦合到第二公共節(jié)點的第二s/h輸出端子，其中第二采樣保持電路被配置為以符號率執(zhí)行周期，其中每個周期包括采樣相位和保持相位，并且其中第二采樣保持電路被配置為在采樣相位期間跟蹤第二s/h輸出端子上的參考或共模信號電壓，并且在保持相位期間在第二s/h輸出端子上生成高阻抗，以使得采樣的參考或共模信號電壓能夠在保持相位期間進(jìn)行調(diào)制；第一數(shù)據(jù)限幅器，具有耦合到第一公共節(jié)點的第一限幅器輸入端子和耦合到第二公共節(jié)點的第二限幅器輸入端子，以使得第一數(shù)據(jù)限幅器由第一和第二s/h輸出端子直接驅(qū)動；第一數(shù)據(jù)驅(qū)動電荷耦合數(shù)模轉(zhuǎn)換器(dac)，包括(i)dac輸入端子，用于從第一數(shù)據(jù)限幅器的第一數(shù)字輸出接收第一數(shù)字信號，(ii)dac輸出端子，直接耦合到第一公共節(jié)點，(iii)多個電容器模塊，被配置為被預(yù)充電，以使得dac輸出端子在采樣相位期間跟蹤第一s/h輸出端子上的輸出電壓，以及(iv)邏輯組件，位于第一數(shù)據(jù)驅(qū)動電荷耦合dac的接口處，以接收第一數(shù)字信號并基于第一數(shù)字信號控制施加到多對電容器模塊的電壓，以使得如果邏輯組件切換多對電容器模塊上的電壓，那么在緊接著的保持相位期間，電荷電容性地耦合到第一公共節(jié)點或從第一公共節(jié)點電容性地耦合，以使得電容性地耦合的電荷在保持相位期間調(diào)制第一s/h輸出端子處的模擬輸出電壓；以及第一閾值修改dac數(shù)模轉(zhuǎn)換器(dac)，包括(i)dac輸入端子，用于接收第二數(shù)字信號，(ii)dac輸出端子，直接耦合到第二公共節(jié)點，(iii)多個電容器模塊，以及(iv)邏輯組件，位于第一閾值修電荷耦合dac的接口處，以接收第二數(shù)字信號并控制施加到多個電荷耦合電容器的電壓。

27、在又一個方面，一些實現(xiàn)方式提供：第一采樣保持電路，具有用于接收模擬輸入信號的差分電壓的一對第一s/h輸入端子以及直接耦合到一對第一公共節(jié)點的第一s/h輸出端子，其中第一采樣保持電路被配置為以符號率執(zhí)行周期，其中每個周期包括采樣相位和保持相位，并且其中第一采樣保持電路被配置為在采樣相位期間跟蹤所述對第一s/h輸出端子上的模擬信號的差分電壓，并且在保持相位期間在所述對第一s/h輸出端子上生成高阻抗，以使得模擬輸入電壓的采樣差分電壓在保持相位期間進(jìn)行調(diào)制模；第二采樣保持電路，具有用于接收模擬輸入信號的共模的一對第二s/h輸入端子以及直接耦合到一對第二公共節(jié)點的一對第二s/h輸出端子，其中第二采樣保持電路被配置為以符號率執(zhí)行周期，其中每個周期包括采樣相位和保持相位，并且其中第二采樣保持電路被配置為在采樣相位期間跟蹤所述對第二s/h輸出端子上的共模電壓，并且在保持相位期間在所述對第二s/h輸出端子上生成高阻抗，以使得采樣的共模電壓能夠在保持相位期間進(jìn)行差分地調(diào)制；第一數(shù)據(jù)限幅器，具有耦合到所述對第一公共節(jié)點的一對第一限幅器輸入端子和耦合到所述對第二公共節(jié)點的一對第二限幅器輸入端子，以使得第一數(shù)據(jù)限幅器由對應(yīng)的所述對第一和第二s/h輸出端子直接驅(qū)動；第一數(shù)據(jù)驅(qū)動電荷耦合數(shù)模轉(zhuǎn)換器(dac)，包括(i)dac輸入端子，用于從第一數(shù)據(jù)限幅器的第一數(shù)字輸出接收第一數(shù)字信號，(ii)一對dac輸出端子，直接耦合到所述對第一公共節(jié)點，(iii)多對電容器模塊，被配置為被預(yù)充電，以使得所述對dac輸出端子在采樣相位期間跟蹤所述對第一s/h輸出端子上的差分輸出電壓，以及(iv)邏輯組件，位于第一數(shù)據(jù)驅(qū)動電荷耦合dac的接口處，以接收第一數(shù)字信號并基于第一數(shù)字信號控制施加到多對電容器模塊的電壓，以使得如果邏輯組件切換多對電容器模塊上的電壓，那么在緊接著的保持相位期間，電荷電容性地耦合到所述對第一公共節(jié)點或從所述對第一公共節(jié)點電容性地耦合，以使得電容性地耦合的電荷在保持相位期間調(diào)制所述對第一s/h輸出端子處的差分模擬輸出電壓；以及第一閾值修改dac數(shù)模轉(zhuǎn)換器(dac)，包括(i)dac輸入端子，用于接收第二數(shù)字信號，(ii)一對dac輸出端子，直接耦合到所述對第二公共節(jié)點，(iii)多對電荷耦合電容器，以及(iv)邏輯組件，位于第一閾值修電荷耦合dac的接口處，以接收第二數(shù)字信號并控制施加到多對電荷耦合電容器的電壓。

28、在又一個方面，一些實現(xiàn)方式提供了一種混合信號接收器，包括第一采樣保持電路，具有用于接收模擬輸入信號的第一s/h輸入端子和直接耦合到第一公共節(jié)點的第一s/h輸出端子，其中第一采樣保持電路被配置為以符號率執(zhí)行周期，其中每個周期包括采樣相位和保持相位，并且其中第一采樣保持電路被配置為在采樣相位期間跟蹤第一s/h輸出端子上的模擬信號，并且在保持相位期間在第一s/h輸出端子上生成高阻抗，以使得采樣的模擬輸出電壓能夠在保持相位期間進(jìn)行調(diào)制；限幅器模塊，包括第一數(shù)據(jù)比較器和第二數(shù)據(jù)比較器，第一數(shù)據(jù)限幅器比較器和第二數(shù)據(jù)限幅器模塊中的每一個都具有直接耦合到第一公共節(jié)點的輸入端子，限幅器模塊還包括多路復(fù)用器，被配置為將來自第一數(shù)據(jù)限幅器比較器和第二數(shù)據(jù)限幅器比較器中的可選擇的一個的數(shù)字輸出信號引導(dǎo)到鎖存器，鎖存器用作限幅器模塊的輸出，限幅器模塊不需要耦合到第一公共節(jié)點的對應(yīng)數(shù)據(jù)驅(qū)動dac。

29、一個或多個實施方式的細(xì)節(jié)在附圖和以下描述中闡明。其他方面、特征和優(yōu)點從描述、附圖以及權(quán)利要求中將是顯而易見的。