本發(fā)明涉及光纖陣列解調(diào)，主要是一種基于國(guó)產(chǎn)處理器的光纖陣列外差解調(diào)系統(tǒng)及方法。

背景技術(shù)：

1、光纖水聽(tīng)器是基于光學(xué)干涉原理的信號(hào)檢測(cè)，將水聲信號(hào)調(diào)制為光信號(hào)，通過(guò)光纖傳輸至信號(hào)采集系統(tǒng)，再經(jīng)過(guò)信號(hào)解調(diào)算法得到信號(hào)的相位變化。具有靈敏度高、結(jié)構(gòu)尺寸小、動(dòng)態(tài)范圍大、不受電磁干擾等優(yōu)點(diǎn)。

2、外差法解調(diào)的基本原理是在干涉儀的一端加入光學(xué)移頻器或聲光調(diào)制器，將待測(cè)信號(hào)調(diào)制到高頻信號(hào)上，信號(hào)光在與參考光進(jìn)行混頻后會(huì)產(chǎn)生一個(gè)外差頻率的載波信號(hào)，經(jīng)過(guò)光電轉(zhuǎn)換后會(huì)得到含有待測(cè)信號(hào)的中頻信號(hào)。通過(guò)檢測(cè)該信號(hào)，最終得到需要的信息。

3、對(duì)于大規(guī)模工程化應(yīng)用水聽(tīng)器陣列系統(tǒng)的解調(diào)工作，往往存在數(shù)據(jù)量大和處理緩慢的問(wèn)題，選用fpga作為系統(tǒng)的主控制器兼處理器，負(fù)責(zé)系統(tǒng)的時(shí)序、邏輯控制和信號(hào)處理，能夠?qū)崟r(shí)、有效的實(shí)現(xiàn)信號(hào)的采集與解調(diào)工作。

4、目前國(guó)內(nèi)的大部分光纖陣列外差解調(diào)系統(tǒng)的核心處理器件均由國(guó)外廠商控制，自主可控方面存在嚴(yán)重不足。例如公告號(hào)為cn108519146的專利中使用到的zynq-7000系列fpga芯片，由美國(guó)xilinx公司生產(chǎn)；公告號(hào)為cn101604957a的專利中使用到的cyclone系列fpga芯片，由美國(guó)altera公司生產(chǎn)。

5、本發(fā)明基于某項(xiàng)目國(guó)產(chǎn)化設(shè)計(jì)需求，實(shí)現(xiàn)一種基于國(guó)產(chǎn)處理器的光纖陣列外差解調(diào)系統(tǒng)，滿足光纖水聽(tīng)器陣列的實(shí)際應(yīng)用需求。

技術(shù)實(shí)現(xiàn)思路

1、針對(duì)上述問(wèn)題及技術(shù)需求，本發(fā)明提出了一種基于國(guó)產(chǎn)處理器的光纖陣列外差解調(diào)系統(tǒng)及方法，能夠解決大規(guī)模光纖水聽(tīng)器陣列系統(tǒng)中數(shù)據(jù)量大和處理緩慢的問(wèn)題，并且可以實(shí)現(xiàn)主要器件自主可控。

2、本發(fā)明的技術(shù)方案如下：

3、一種基于國(guó)產(chǎn)處理器的光纖陣列外差解調(diào)系統(tǒng)，所述解調(diào)系統(tǒng)包括上位機(jī)、fpga處理器、光電探測(cè)模塊、ad采集模塊、數(shù)據(jù)解調(diào)模塊、數(shù)據(jù)傳輸模塊，所述上位機(jī)設(shè)置有指令控制模塊，指令控制模塊與fpga處理器通信連接，所述fpga處理器設(shè)置有時(shí)鐘配置模塊，時(shí)鐘配置模塊分別與ad采集模塊、數(shù)據(jù)解調(diào)模塊、數(shù)據(jù)傳輸模塊通信連接，fpga處理器分別與ad采集模塊、數(shù)據(jù)解調(diào)模塊、數(shù)據(jù)傳輸模塊通信連接，所述光電探測(cè)模塊、ad采集模塊、數(shù)據(jù)解調(diào)模塊和數(shù)據(jù)傳輸模塊依次通信連接，數(shù)據(jù)傳輸模塊與上位機(jī)通信連接；

4、所述指令控制模塊，通過(guò)spi總線協(xié)議實(shí)現(xiàn)上位機(jī)對(duì)fpga指令參數(shù)的控制，包括下設(shè)時(shí)延參數(shù)、陣元通道屏蔽、幅度閾值等指令信息；

5、所述時(shí)鐘配置模塊，通過(guò)fpga處理器自帶的時(shí)鐘ip核配置系統(tǒng)時(shí)鐘，生成ad采集模塊、數(shù)據(jù)解調(diào)模塊和數(shù)據(jù)傳輸模塊所需時(shí)鐘；

6、所述光電探測(cè)模塊，采用光電二極管探測(cè)器，輸入端接入外差干涉光信號(hào)，實(shí)現(xiàn)光電信號(hào)的轉(zhuǎn)換，轉(zhuǎn)換后的信號(hào)以差分形式輸出到ad采集模塊；

7、所述ad采集模塊，由fpga處理器實(shí)現(xiàn)驅(qū)動(dòng)，對(duì)采集芯片的內(nèi)部寄存器進(jìn)行配置，將模擬信號(hào)轉(zhuǎn)為數(shù)字信號(hào)，來(lái)實(shí)現(xiàn)數(shù)據(jù)采集工作，并將采集到的原始數(shù)據(jù)送到數(shù)據(jù)解調(diào)模塊和數(shù)據(jù)傳輸模塊；

8、所述數(shù)據(jù)解調(diào)模塊，包括時(shí)延處理子模塊、時(shí)分處理子模塊、屏蔽處理子模塊、混頻濾波子模塊、微分交叉相乘子模塊和降采樣子模塊，對(duì)ad采集模塊的原始數(shù)據(jù)進(jìn)行解調(diào)處理；

9、所述數(shù)據(jù)傳輸模塊，包括srio接口數(shù)據(jù)傳輸子模塊和網(wǎng)絡(luò)接口數(shù)據(jù)傳輸子模塊，由srio接口數(shù)據(jù)傳輸子模塊傳輸解調(diào)后的數(shù)據(jù)，由網(wǎng)絡(luò)接口數(shù)據(jù)傳輸子模塊輸送ad采集的原始數(shù)據(jù)。

10、進(jìn)一步地，所述數(shù)據(jù)解調(diào)模塊中：時(shí)延處理子模塊，通過(guò)上位機(jī)下設(shè)的時(shí)延參數(shù)，對(duì)原始數(shù)據(jù)進(jìn)行時(shí)延信息的校準(zhǔn)工作；

11、所述時(shí)分處理子模塊，采用時(shí)分復(fù)用技術(shù)，將每通道ad數(shù)據(jù)在時(shí)域上做多點(diǎn)平均處理進(jìn)行分割，區(qū)分出每一個(gè)陣元通道數(shù)據(jù)；

12、所述屏蔽處理子模塊，由上位機(jī)通過(guò)spi總線下設(shè)的指令信息，對(duì)采集過(guò)程中的異常陣元數(shù)據(jù)進(jìn)行屏蔽；

13、所述混頻濾波子模塊，由fpga生成頻率為外差頻率的正余弦信號(hào)，分別和待解調(diào)數(shù)據(jù)進(jìn)行混頻處理，混頻處理后的數(shù)據(jù)通過(guò)低通濾波器將信號(hào)中的高次諧波分量濾除；

14、所述微分交叉相乘子模塊，將混頻低通處理后的兩路數(shù)據(jù)分別做微分處理，并分別相乘再相減，最后再做積分處理得到最終解調(diào)結(jié)果；

15、所述降采樣子模塊，將解調(diào)后的結(jié)果降采樣至實(shí)際所需的采樣率。

16、進(jìn)一步地，所述數(shù)據(jù)傳輸模塊中：所述srio接口數(shù)據(jù)傳輸子模塊，用于傳輸解調(diào)后的數(shù)據(jù)，fpga處理器將解調(diào)處理后的數(shù)據(jù)打包并攜帶狀態(tài)信息傳送到上位機(jī)；

17、所述網(wǎng)絡(luò)接口數(shù)據(jù)傳輸子模塊，采用udp數(shù)據(jù)傳輸協(xié)議，把a(bǔ)d采集的原始數(shù)據(jù)傳輸?shù)缴衔粰C(jī)，方便對(duì)ad采集數(shù)據(jù)時(shí)延信息的調(diào)整，也能通過(guò)對(duì)原始數(shù)據(jù)做離線解調(diào)，與fpga處理器的實(shí)時(shí)解調(diào)結(jié)果做比對(duì)，驗(yàn)證fpga解調(diào)結(jié)果的準(zhǔn)確性。

18、本發(fā)明還提供了一種采用上述基于國(guó)產(chǎn)處理器的光纖陣列外差解調(diào)系統(tǒng)的解調(diào)方法，包括如下步驟：

19、s1、系統(tǒng)啟動(dòng)：?jiǎn)?dòng)上位機(jī)、fpga處理器以及解調(diào)系統(tǒng)的各個(gè)模塊，初始化配置時(shí)鐘頻率，以及時(shí)延參數(shù)、幅度閾值等指令信息；

20、s2、信號(hào)探測(cè)及轉(zhuǎn)換：將光纖陣列的外差干涉光信號(hào)輸入光電二極管探測(cè)器，實(shí)現(xiàn)光電信號(hào)的轉(zhuǎn)換，轉(zhuǎn)換后的信號(hào)以差分形式輸出到ad采集模塊；

21、s3、數(shù)據(jù)采集：由fpga處理器驅(qū)動(dòng)ad采集模塊，對(duì)采集芯片的內(nèi)部寄存器進(jìn)行配置，并將模擬信號(hào)轉(zhuǎn)為數(shù)字信號(hào)，來(lái)實(shí)現(xiàn)數(shù)據(jù)采集工作，再將原始數(shù)據(jù)輸送到數(shù)據(jù)解調(diào)模塊和數(shù)據(jù)傳輸模塊；

22、s4、數(shù)據(jù)解調(diào)與傳輸：通過(guò)數(shù)據(jù)解調(diào)模塊對(duì)ad采集模塊的原始數(shù)據(jù)進(jìn)行解調(diào)，再將解調(diào)后的數(shù)據(jù)輸送到數(shù)據(jù)傳輸模塊，由數(shù)據(jù)傳輸模塊將解調(diào)后的數(shù)據(jù)傳輸?shù)缴衔粰C(jī)；

23、s5、指令控制：上位機(jī)通過(guò)spi總線協(xié)議實(shí)現(xiàn)對(duì)fpga處理器的指令控制，下設(shè)包括時(shí)延參數(shù)、陣元通道屏蔽、幅度閾值等指令信息，fpga處理器再依據(jù)上位機(jī)的指令信息，對(duì)數(shù)據(jù)解調(diào)模塊的處理方式進(jìn)行調(diào)節(jié)；

24、s6、數(shù)據(jù)處理與輸出：依據(jù)上位機(jī)的指令信息，繼續(xù)對(duì)ad采集模塊的原始數(shù)據(jù)進(jìn)行解調(diào)與傳輸，將解調(diào)后的數(shù)據(jù)傳輸?shù)缴衔粰C(jī)，獲得系統(tǒng)數(shù)據(jù)的實(shí)時(shí)解調(diào)結(jié)果。

25、進(jìn)一步地，所述步驟s1中，通過(guò)fpga處理器自帶的時(shí)鐘ip核配置系統(tǒng)時(shí)鐘，生成ad采集模塊、數(shù)據(jù)解調(diào)模塊和數(shù)據(jù)傳輸模塊所需時(shí)鐘。

26、進(jìn)一步地，所述步驟s3中，由網(wǎng)絡(luò)接口數(shù)據(jù)傳輸子模塊采用udp數(shù)據(jù)傳輸協(xié)議，把a(bǔ)d采集模塊的原始數(shù)據(jù)傳輸?shù)缴衔粰C(jī)，方便對(duì)ad采集數(shù)據(jù)時(shí)延信息的調(diào)整，也能通過(guò)對(duì)原始數(shù)據(jù)做離線解調(diào)，并且與fpga實(shí)時(shí)解調(diào)的結(jié)果做比對(duì)，驗(yàn)證fpga解調(diào)結(jié)果的準(zhǔn)確性。

27、進(jìn)一步地，所述步驟s4中，數(shù)據(jù)解調(diào)的子步驟包括時(shí)延處理、時(shí)分處理、屏蔽處理、混頻濾波、微分交叉相乘和降采樣，其中時(shí)延處理步驟結(jié)合上位機(jī)下設(shè)的時(shí)延參數(shù)對(duì)原始數(shù)據(jù)進(jìn)行時(shí)延信息校準(zhǔn)，屏蔽處理步驟依據(jù)上位機(jī)下設(shè)的幅度閾值對(duì)異常陣元數(shù)據(jù)進(jìn)行屏蔽。

28、更進(jìn)一步地，所述步驟s4中，數(shù)據(jù)解調(diào)的具體步驟如下：

29、s41、時(shí)延處理：通過(guò)上位機(jī)下設(shè)的時(shí)延參數(shù)，對(duì)原始數(shù)據(jù)進(jìn)行時(shí)延信息的校準(zhǔn)工作；

30、s42、時(shí)分處理：采用時(shí)分復(fù)用技術(shù)，將每通道ad數(shù)據(jù)在時(shí)域上做多點(diǎn)平均處理進(jìn)行分割，區(qū)分出每一個(gè)陣元通道數(shù)據(jù)；

31、s43、屏蔽處理：由上位機(jī)通過(guò)spi總線下設(shè)的指令信息，對(duì)采集過(guò)程中的異常陣元數(shù)據(jù)進(jìn)行屏蔽；

32、s44、混頻濾波：由fpga生成頻率為外差頻率的正余弦信號(hào)，分別和待解調(diào)數(shù)據(jù)進(jìn)行混頻處理，混頻處理后的數(shù)據(jù)通過(guò)低通濾波器將信號(hào)中的高次諧波分量濾除，將由matlab仿真生成所需濾波器系數(shù)，導(dǎo)入到fpga的串行fir濾波器ip核實(shí)現(xiàn)低通濾波；

33、s45、微分交叉相乘：將混頻低通處理后的兩路數(shù)據(jù)分別做微分處理，并分別相乘再相減，最后再做積分處理得到最終解調(diào)結(jié)果；

34、s46、降采樣：將解調(diào)后的結(jié)果降采樣至實(shí)際所需的采樣率。

35、進(jìn)一步地，所述步驟s43中，包括手動(dòng)屏蔽和自動(dòng)屏蔽兩種模式，對(duì)異常陣元數(shù)據(jù)進(jìn)行清零，其中手動(dòng)屏蔽是對(duì)已知異常陣元數(shù)據(jù)的屏蔽，由上位機(jī)通過(guò)spi總線下設(shè)指令信息進(jìn)行屏蔽，自動(dòng)屏蔽是對(duì)采集過(guò)程中異常陣元數(shù)據(jù)的屏蔽，由fpga根據(jù)ad采集到的陣元信號(hào)幅值信息與上位機(jī)的下設(shè)閾值實(shí)時(shí)進(jìn)行分析判斷，在陣元數(shù)據(jù)的幅值異常時(shí)進(jìn)行屏蔽。

36、進(jìn)一步地，所述步驟s6中，通過(guò)srio接口數(shù)據(jù)傳輸子模塊傳輸解調(diào)后的數(shù)據(jù)，再由fpga將解調(diào)處理后的數(shù)據(jù)打包并攜帶狀態(tài)信息傳送到上位機(jī)。

37、本發(fā)明的有益效果為：

38、1、本發(fā)明公開(kāi)了一種基于國(guó)產(chǎn)處理器的光纖陣列外差解調(diào)系統(tǒng)，該外差解調(diào)系統(tǒng)以fpga作為系統(tǒng)的主控制器兼處理器，負(fù)責(zé)系統(tǒng)的時(shí)序、邏輯控制和信號(hào)處理工作，能夠?qū)崟r(shí)、有效的實(shí)現(xiàn)信號(hào)的采集與解調(diào)工作，能夠解決大規(guī)模光纖水聽(tīng)器陣列系統(tǒng)中數(shù)據(jù)量大和處理緩慢的問(wèn)題。

39、2、同時(shí)，該外差解調(diào)系統(tǒng)通過(guò)國(guó)產(chǎn)ad芯片實(shí)現(xiàn)數(shù)據(jù)采集，國(guó)產(chǎn)fpga芯片實(shí)現(xiàn)了外差解調(diào)算法，滿足主要器件自主可控，同時(shí)具有低功耗、可編程、模塊化的特點(diǎn)，滿足光纖水聽(tīng)器陣列的實(shí)際應(yīng)用需求。