本技術(shù)涉及通信，具體地，涉及一種turbo編碼方法、裝置、設備和介質(zhì)。

背景技術(shù)：

1、在蜂窩移動通信系統(tǒng)中，基站與用戶設備(user?equipment，簡稱ue)之間的數(shù)據(jù)傳輸效率與可靠性是確保系統(tǒng)性能的關(guān)鍵。turbo編碼作為一種信道編碼技術(shù)，通過引入交織單元和兩個子編碼單元，實現(xiàn)了對信息的有效編碼，從而在保證數(shù)據(jù)傳輸速率的同時增強了通信鏈路的穩(wěn)定性。

2、然而，相關(guān)技術(shù)中的turbo編碼實現(xiàn)往往依賴于現(xiàn)場可編程門陣列(field-programmable?gate?array，簡稱fpga)平臺，盡管fpga提供了高度的靈活性和并行處理能力，但其實現(xiàn)turbo編碼功能時需要占用較多的硬件資源，這增加了硬件設計的復雜度與成本。因此，亟需提出一種輕量化的turbo編碼實現(xiàn)方式。

技術(shù)實現(xiàn)思路

1、本技術(shù)實施例中提供了一種turbo編碼方法、裝置、設備和介質(zhì)。

2、本技術(shù)實施例的第一方面，提供了一種turbo編碼方法，包括：

3、通過turbo編碼器中的子編碼單元獲取待編碼數(shù)據(jù)塊；

4、從所述待編碼數(shù)據(jù)塊中確定至少一個預設長度的原始比特序列；

5、根據(jù)所述預設長度獲取比特編碼表和狀態(tài)值更新表，其中，所述比特編碼表存儲有所述原始比特序列、所述子編碼單元的當前狀態(tài)值與編碼比特之間的映射關(guān)系數(shù)據(jù)，所述狀態(tài)值更新表存儲有所述原始比特序列、所述子編碼單元的當前狀態(tài)值與所述子編碼單元的更新狀態(tài)值之間的映射關(guān)系數(shù)據(jù)；

6、基于所述原始比特序列、所述子編碼單元的當前狀態(tài)值、所述比特編碼表以及所述狀態(tài)值更新表，依次對至少一個所述原始比特序列中的各所述原始比特序列進行編碼處理，得到各所述原始比特序列對應的編碼比特序列，以形成包含各所述編碼比特序列的編碼數(shù)據(jù)塊。

7、結(jié)合第一方面，在某些可能的實現(xiàn)方式中，所述基于所述原始比特序列、所述子編碼單元的當前狀態(tài)值、所述比特編碼表以及所述狀態(tài)值更新表，依次對至少一個所述原始比特序列中的各所述原始比特序列進行編碼處理，得到各所述原始比特序列對應的編碼比特序列，以形成包含各所述編碼比特序列的編碼數(shù)據(jù)塊，包括：依次遍歷各所述原始比特序列；針對遍歷到的目標原始比特序列，依次遍歷所述目標原始比特序列中的各原始比特；針對遍歷到的所述目標原始比特序列中的目標原始比特，基于所述目標原始比特序列、所述子編碼單元的當前狀態(tài)值查詢所述比特編碼表，得到所述目標原始比特對應的目標編碼比特；以及，基于所述目標原始比特序列、所述子編碼單元的當前狀態(tài)值查詢所述狀態(tài)值更新表，得到所述子編碼單元的更新狀態(tài)值，并將所述子編碼單元的更新狀態(tài)值確定為所述子編碼單元的當前狀態(tài)值；若得到所述目標原始比特序列中的各原始比特對應的編碼比特，則結(jié)束對所述目標原始比特序列中的各原始比特的遍歷，以得到所述目標原始比特序列對應的目標編碼比特序列；若得到各所述原始比特序列對應的編碼比特序列，則結(jié)束對各所述原始比特序列的遍歷，以形成包含各所述編碼比特序列的所述編碼數(shù)據(jù)塊。

8、結(jié)合第一方面和上述實現(xiàn)方式，在某些可能的實現(xiàn)方式中，所述預設長度包括預設第一長度和預設第二長度，所述預設第一長度大于所述預設第二長度且為所述預設第二長度的整數(shù)倍，所述待編碼數(shù)據(jù)塊的總長度大于或等于所述預設第一長度且為所述預設第二長度的整數(shù)倍；所述從所述待編碼數(shù)據(jù)塊中確定至少一個預設長度的原始比特序列，包括：若所述待編碼數(shù)據(jù)塊的總長度不是所述預設第一長度的整數(shù)倍，則從所述待編碼數(shù)據(jù)塊中確定至少一個所述預設第一長度的原始比特序列，以及一個所述預設第二長度的原始比特序列，其中，所述預設第二長度的原始比特序列在至少一個所述預設第一長度的原始比特序列之后。

9、結(jié)合第一方面和上述實現(xiàn)方式，在某些可能的實現(xiàn)方式中，所述根據(jù)所述預設長度獲取比特編碼表和狀態(tài)值更新表，包括：根據(jù)所述預設第一長度獲取第一比特編碼表和第一狀態(tài)值更新表，其中，所述第一比特編碼表存儲有所述預設第一長度的原始比特序列、所述子編碼單元的當前狀態(tài)值與編碼比特之間的映射關(guān)系數(shù)據(jù)，所述第一狀態(tài)值更新表存儲有所述預設第一長度的原始比特序列、所述子編碼單元的當前狀態(tài)值與所述子編碼單元的更新狀態(tài)值之間的映射關(guān)系數(shù)據(jù)；根據(jù)所述預設第二長度獲取第二比特編碼表和第二狀態(tài)值更新表，其中，所述第二比特編碼表存儲有所述預設第二長度的原始比特序列、所述子編碼單元的當前狀態(tài)值與編碼比特之間的映射關(guān)系數(shù)據(jù)，所述第二狀態(tài)值更新表存儲有所述預設第二長度的原始比特序列、所述子編碼單元的當前狀態(tài)值與所述子編碼單元的更新狀態(tài)值之間的映射關(guān)系數(shù)據(jù)。

10、結(jié)合第一方面和上述實現(xiàn)方式，在某些可能的實現(xiàn)方式中，所述基于所述原始比特序列、所述子編碼單元的當前狀態(tài)值、所述比特編碼表以及所述狀態(tài)值更新表，依次對至少一個所述原始比特序列中的各所述原始比特序列進行編碼處理，得到各所述原始比特序列對應的編碼比特序列，以形成包含各所述編碼比特序列的編碼數(shù)據(jù)塊，包括：基于所述預設第一長度的原始比特序列、所述子編碼單元的當前狀態(tài)值、所述第一比特編碼表以及所述第一狀態(tài)值更新表，依次對至少一個所述預設第一長度的原始比特序列中的各所述預設第一長度的原始比特序列進行編碼處理，得到各所述預設第一長度的原始比特序列對應的編碼比特序列；基于所述預設第二長度的原始比特序列、所述子編碼單元的當前狀態(tài)值、所述第二比特編碼表以及所述第二狀態(tài)值更新表，對所述預設第二長度的原始比特序列進行編碼處理，得到所述預設第二長度的原始比特序列對應的編碼比特序列，以形成包含各所述預設第一長度的編碼比特序列以及所述預設第二長度的編碼比特序列的所述編碼數(shù)據(jù)塊。

11、結(jié)合第一方面和上述實現(xiàn)方式，在某些可能的實現(xiàn)方式中，所述待編碼數(shù)據(jù)塊獲取自原始比特流；所述基于所述原始比特序列、所述子編碼單元的當前狀態(tài)值、所述比特編碼表以及所述狀態(tài)值更新表，依次對至少一個所述原始比特序列中的各所述原始比特序列進行編碼處理，得到各所述原始比特序列對應的編碼比特序列，以形成包含各所述編碼比特序列的編碼數(shù)據(jù)塊之后，還包括：獲取所述原始比特流以及由所述編碼數(shù)據(jù)塊構(gòu)成的校驗比特流；根據(jù)所述原始比特流和所述校驗比特流輸出turbo混合編碼比特流。

12、結(jié)合第一方面和上述實現(xiàn)方式，在某些可能的實現(xiàn)方式中，所述turbo編碼方法應用于數(shù)字信號處理器dsp。

13、本技術(shù)實施例的第二方面，提供了一種turbo編碼裝置，該裝置包括：

14、第一獲取模塊，用于通過turbo編碼器中的子編碼單元獲取待編碼數(shù)據(jù)塊；

15、確定模塊，用于從所述待編碼數(shù)據(jù)塊中確定至少一個預設長度的原始比特序列；

16、第二獲取模塊，用于根據(jù)所述預設長度獲取比特編碼表和狀態(tài)值更新表，其中，所述比特編碼表存儲有所述原始比特序列、所述子編碼單元的當前狀態(tài)值與編碼比特之間的映射關(guān)系數(shù)據(jù)，所述狀態(tài)值更新表存儲有所述原始比特序列、所述子編碼單元的當前狀態(tài)值與所述子編碼單元的更新狀態(tài)值之間的映射關(guān)系數(shù)據(jù)；

17、編碼模塊，用于基于所述原始比特序列、所述子編碼單元的當前狀態(tài)值、所述比特編碼表以及所述狀態(tài)值更新表，依次對至少一個所述原始比特序列中的各所述原始比特序列進行編碼處理，得到各所述原始比特序列對應的編碼比特序列，以形成包含各所述編碼比特序列的編碼數(shù)據(jù)塊。

18、本技術(shù)實施例的第三個方面，提供了一種計算機設備，包括：包括存儲器和處理器，存儲器存儲有計算機程序，處理器執(zhí)行計算機程序時實現(xiàn)如上任一項方法的步驟。

19、本技術(shù)實施例的第四個方面，提供了一種計算機可讀存儲介質(zhì)，其上存儲有計算機程序，其特征在于，計算機程序被處理器執(zhí)行時實現(xiàn)如上任一項的方法的步驟。