一種用于分布式綜合接入系統(tǒng)的新型fpga模塊的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及移動通信網(wǎng)絡(luò)覆蓋及優(yōu)化領(lǐng)域，主要是一種用于分布式綜合接入系統(tǒng)的新型FPGA模塊。
【背景技術(shù)】
[0002]隨著LTE等新一代通信系統(tǒng)的應(yīng)用與發(fā)展，移動通信網(wǎng)絡(luò)覆蓋設(shè)備向小型化、小功率化、高覆蓋率以及高集成度方向發(fā)展，運(yùn)營商也對通信設(shè)備的訪問速度以及設(shè)備的軟件升級速度提出了更高的要求。
[0003]分布式綜合接入系統(tǒng)(iDAS:1ntegrated Distributed Access System)是通過數(shù)字化處理和數(shù)字光纖傳輸?shù)燃夹g(shù)，將不同運(yùn)營商、不同制式、不同頻段的基站射頻信號通過AU單元數(shù)字化處理后組幀通過光纖傳輸至EU擴(kuò)展單元；再由擴(kuò)展單元EU與RU進(jìn)行聯(lián)接，從而在RU單元將輸入的不同制式、不同頻段的數(shù)字信號進(jìn)行射頻變換和功率放大后通過天饋系統(tǒng)實(shí)現(xiàn)所有制式、所有頻段信號的遠(yuǎn)端覆蓋。
[0004]原有的移動通信覆蓋設(shè)備訪問比較慢，且不支持分布式接入系統(tǒng)等高度復(fù)雜拓?fù)涞脑L問以及多設(shè)備同時升級，導(dǎo)致設(shè)備間的通信效率比較低。而隨著網(wǎng)絡(luò)覆蓋率和速率需求的提高，具有可靠的，快速的設(shè)備間的網(wǎng)絡(luò)通信的方案勢在必行。

【發(fā)明內(nèi)容】

[0005]基于新型FPGA的分布式綜合接入系統(tǒng)(iDAS系統(tǒng))中，RU設(shè)備理論上最多可以級聯(lián)256臺，如果按照之前設(shè)備一臺一臺升級的方案，設(shè)備軟件升級所耗費(fèi)時間太大，不利于設(shè)備調(diào)試以及設(shè)備運(yùn)行中的維護(hù)運(yùn)行。由于AU中的ARM通過UDP包的方式發(fā)送給EU以及RU，而日常信息查詢采用TCP/IP方式，軟件升級所占時間會比較多，本發(fā)明提供一種用于分布式綜合接入系統(tǒng)的新型FPGA模塊，可解決升級軟件程序速度慢的問題。
[0006]本發(fā)明解決其技術(shù)問題采用的技術(shù)方案:這種用于分布式綜合接入系統(tǒng)的新型FPGA模塊，所述FPGA模塊包括:轉(zhuǎn)換檢測模塊101、調(diào)度模塊102和存儲轉(zhuǎn)發(fā)模塊103，所述轉(zhuǎn)換檢測模塊101包括:格式轉(zhuǎn)換子模塊101a、格式逆轉(zhuǎn)換子模塊101b、長短包檢測子模塊101c、錯包檢測與刪除子模塊101d、MAC地址沖突檢測子模塊101e、整包轉(zhuǎn)發(fā)及接收子模塊1lf ;所述調(diào)度模塊102采用輪詢的算法，使iDAS系統(tǒng)實(shí)現(xiàn)通信信息的上報(bào)以及下發(fā)；所述存儲轉(zhuǎn)發(fā)模塊103包括整幀存儲轉(zhuǎn)發(fā)子模塊103a、解幀子模塊103b和組幀子模塊103c，其中整幀存儲轉(zhuǎn)發(fā)子模塊103a用于將整幀以太網(wǎng)數(shù)據(jù)發(fā)送給調(diào)度模塊102 ;解幀子模塊103b用于將以太網(wǎng)數(shù)據(jù)從CPRI協(xié)議幀中的控制字位置解析出來；組幀子模塊103c將以太網(wǎng)數(shù)據(jù)根據(jù)CPRI協(xié)議插入到控制字位置。
[0007]所述轉(zhuǎn)換檢測模塊101和調(diào)度模塊102之間的數(shù)據(jù)發(fā)送采用整幀模式。
[0008]所述負(fù)責(zé)格式轉(zhuǎn)換子模塊1la和格式逆轉(zhuǎn)換子模塊1lb用于將iDAS系統(tǒng)中的以太網(wǎng)數(shù)據(jù)進(jìn)行重新組幀與解幀，以降低iDAS系統(tǒng)的傳輸帶寬。
[0009]所述長短包檢測子模塊1lc和錯包檢測子模塊1ld用于將檢測系統(tǒng)中傳輸?shù)腻e包以及將錯包刪除，增強(qiáng)了 iDAS系統(tǒng)的以太網(wǎng)傳輸穩(wěn)定性。
[0010]所述MAC地址沖突檢測子模塊1le用于避免將iDAS系統(tǒng)以太網(wǎng)的傳輸崩潰。
[0011]所述整包轉(zhuǎn)發(fā)及接收子模塊1lf為過渡模塊，用于轉(zhuǎn)換檢測模塊101、調(diào)度模塊102和存儲轉(zhuǎn)發(fā)模塊103之間的互相訪問。
[0012]FPGA模塊與ARM之間采用RMII模式進(jìn)行連接，F(xiàn)PGA模塊通過模擬MAC與ARM進(jìn)行通信，接收數(shù)據(jù)后由FPGA模塊完成一系列的數(shù)據(jù)處理:
[0013]I)半雙工模式:設(shè)備間通過CPRI協(xié)議進(jìn)行傳輸，而CPRI協(xié)議分配給設(shè)備間通信的帶寬一般不會有百兆帶寬，故ARM設(shè)置為百兆半雙工模式與FPGA模塊進(jìn)行通信。FPGA模塊在設(shè)計(jì)中需要考慮各個模塊之間的配合，以保證能正確從ARM端讀取數(shù)據(jù)以及傳送數(shù)據(jù)。
[0014]2)數(shù)據(jù)格式變換:在接收端接收數(shù)據(jù)，并且根據(jù)以太網(wǎng)的數(shù)據(jù)格式，轉(zhuǎn)化為帶有幀頭指示、幀尾指示以及擴(kuò)展數(shù)據(jù)位和幀尾有效數(shù)據(jù)位寬的一種數(shù)據(jù)幀格式。在發(fā)送端將接收端的處理進(jìn)行逆變化，將數(shù)據(jù)發(fā)送給ARM芯片。
[0015]3)以太網(wǎng)包調(diào)度:在AU/EU/RU中，最終上行方向的鏈路只有一條，故匯聚的各個鏈路上的以太網(wǎng)包，首先需要解析出來，整包存儲后，然后由調(diào)度模塊進(jìn)行調(diào)度，整包進(jìn)行讀取，在這里的調(diào)度方式采用輪詢的方式進(jìn)行。輪詢方式工作原理簡單，易于實(shí)現(xiàn)，且邏輯資源占有量少，并且可以保證滿足設(shè)計(jì)要求。
[0016]3)組幀解幀:基于CPRI協(xié)議來傳輸以太網(wǎng)數(shù)據(jù)。CPRI協(xié)議定義了以太網(wǎng)包在CPRI幀格式中的位置，在將以太網(wǎng)數(shù)據(jù)插入到對應(yīng)的CPRI幀格式中后，通過光纖可以實(shí)現(xiàn)數(shù)據(jù)從AU/EU/RU之間的傳遞。
[0017]4)MAC地址過濾以及長短包截取:由于以太網(wǎng)包在鏈路中是以廣播包的形式發(fā)送，為了防止設(shè)備自己發(fā)送自己收的情況，設(shè)計(jì)了 MAC地址過濾模塊，用來屏蔽這類包；并且由于在上電或者插拔光纖過程中，產(chǎn)生錯誤的包，需要對錯包進(jìn)行過濾；低于設(shè)置長度的包進(jìn)行過濾，超出設(shè)置長度的包進(jìn)行截位，并且添加標(biāo)志位。
[0018]本發(fā)明有益的效果是:本發(fā)明涉及的設(shè)備間通信的實(shí)現(xiàn)方法具有顯著的優(yōu)點(diǎn):按照之前iDAS系統(tǒng)的升級方案，只能進(jìn)行點(diǎn)對點(diǎn)升級，而目前的方案可實(shí)現(xiàn)理論上最多級聯(lián)256臺自動快速RU升級，大大節(jié)省了升級時間；該實(shí)施方案實(shí)現(xiàn)簡單，性能可靠，不需要占用FPGA大量資源，可以節(jié)省設(shè)備的成本；該實(shí)施方案可應(yīng)用于直放站等相關(guān)產(chǎn)品中，可移植性高，復(fù)用性好，減少了開發(fā)時間與成本。
【附圖說明】
[0019]圖1為分布式綜合接入系統(tǒng)(iDAS)整體示意圖；
[0020]圖2為本發(fā)明的FPGA模塊示意圖。
【具體實(shí)施方式】
[0021]下面結(jié)合附圖和實(shí)施方法對本發(fā)明作進(jìn)一步介紹:
[0022]圖1是分布式綜合接入系統(tǒng)(iDAS)的最小單位示意圖。該系統(tǒng)包括有近端設(shè)備AU，擴(kuò)展設(shè)備EU和遠(yuǎn)端設(shè)備RU。系統(tǒng)下行鏈路:近端單元AU通過射頻接口耦合基站扇區(qū)信號，經(jīng)雙工器、模擬變頻、模數(shù)轉(zhuǎn)換(ADC)、數(shù)字下變頻(DDC)后進(jìn)行電光轉(zhuǎn)換，數(shù)字光信號按照CPRI幀結(jié)構(gòu)通過光纖傳輸?shù)街欣^擴(kuò)展單元EU，WLAN、Small cell等數(shù)字信號通過EU單元上面的千兆/百兆以太網(wǎng)口接入，并和AU輸入的光纖信號再次組幀成新的CPRI幀結(jié)構(gòu)通過光纖傳輸至遠(yuǎn)端單元RU，遠(yuǎn)端單元經(jīng)光電轉(zhuǎn)換、數(shù)字上變頻(DUC)、數(shù)模轉(zhuǎn)換(DAC)、模擬變頻后進(jìn)入射頻功率放大器，最后大功率射頻信號送到天饋系統(tǒng)。而WLAN信號則從CPRI幀結(jié)構(gòu)中提取出來，通過AP模塊發(fā)出WLAN信號。分布式綜合接入系統(tǒng)上行鏈路:采用與下行同樣的處理過程。
[0023]圖2是本發(fā)明的FPGA模塊框圖，其包括轉(zhuǎn)換檢測模塊101、調(diào)度模塊102和存儲轉(zhuǎn)發(fā)模塊103。
[0024]其中，轉(zhuǎn)換檢測模塊101包括:格式轉(zhuǎn)換子模塊101a、格式逆轉(zhuǎn)換子模塊101b、長短包檢測子模塊101c、錯包檢測與刪除子模塊101d、MAC地址沖突檢測子模塊101e、整包轉(zhuǎn)發(fā)及接收子模塊10 If。