成像器件的制作方法
【專利說明】成像器件
[0001]相關(guān)申請(qǐng)交叉引用
[0002]將2013年11月25日提交的日本專利申請(qǐng)N0.2013-242956的公開內(nèi)容，包括說明書，附圖和摘要，通過引用整體并入本文。
技術(shù)領(lǐng)域
[0003]本發(fā)明涉及一種成像器件，例如涉及一種CMOS (互補(bǔ)金屬氧化物半導(dǎo)體)型的成像器件。
【背景技術(shù)】
[0004]CMOS成像器件，或者所謂的CMOS成像傳感器，在數(shù)碼相機(jī)中廣泛應(yīng)用。當(dāng)將CMOS成像傳感器的應(yīng)用擴(kuò)展到車載相機(jī)或者監(jiān)視相機(jī)時(shí)，需要?jiǎng)討B(tài)范圍的擴(kuò)大以及操作速度的
[0005]專利文獻(xiàn)I和專利文獻(xiàn)2都公開了固態(tài)成像器件，其中像素以矩陣形狀集成。各個(gè)像素都以經(jīng)受光時(shí)產(chǎn)生并存儲(chǔ)電荷的光電二極管、光電二極管中存儲(chǔ)電荷的傳輸?shù)降母≈脭U(kuò)散，以及存儲(chǔ)從浮置擴(kuò)散溢出的電荷的存儲(chǔ)電容元件來構(gòu)造。專利文獻(xiàn)3公開了一種成像器件，其中像素以陣列形狀集成。在各個(gè)像素中，四個(gè)光電二極管分別經(jīng)由四個(gè)傳輸晶體管耦合至放大晶體管的柵極，且放大晶體管的輸出經(jīng)由選擇晶體管被外部饋送。
[0006]非專利文獻(xiàn)I公開了一種擴(kuò)大動(dòng)態(tài)范圍的技術(shù)以及其中集成了單斜積分A/D轉(zhuǎn)換器的圖像傳感器的構(gòu)造。
[0007]非專利文獻(xiàn)2公開了一種像素電路，其具有橫向溢出積分電容器(LOFIC)結(jié)構(gòu)。
[0008](專利文獻(xiàn))
[0009](專利文獻(xiàn)I)日本未審專利申請(qǐng)公布N0.2005-328493
[0010](專利文獻(xiàn)2)日本未審專利申請(qǐng)公布N0.2006-217410
[0011](專利文獻(xiàn)3)日本未審專利申請(qǐng)公布N0.2010-212769
[0012](非專利文獻(xiàn))
[0013](非專利文獻(xiàn)1)“C0MS image sensor (CMOS 圖像傳感器)”，Essential technologyseries 9 of image informat1n and televis1n engineers (圖像信息和電視工程師基本技術(shù)系列 9)，Kiyoharu Aizawa 和 Takayuki Hamamoto 編譯，Institute of ImageInformat1n and Televis1n Engineers (圖像信息和電視工程師學(xué)會(huì))編輯，CoronaPublishing C0., Ltd.(Corona 出版有限公司)出版，pp.47，159 和 174。
[0014](非專利文獻(xiàn) 2) “A Sensitivity and Linearity Improvement of alOO-dBDynamic Range CMOS Image Sensor Using a Lateral Overflow Integrat1nCapacitor (采用橫向溢出積分電容器的100-dB動(dòng)態(tài)范圍CMOS圖像傳感器的靈敏度和線性度的改善)，，;Nana Akahane, Shigetoshi Sugawa>Satoru Adachi>Kazuya Mor1、ToshiyukiIshiuchi 和 Koichi Mizobuchi, IEEE JOURNAL SOLID-STATE CIRCUITS (IEEE 固態(tài)電路期刊)，第 41 卷，第 4 期，2006 年 4 月，pp.851-858。

【發(fā)明內(nèi)容】

[0015]CMOS成像傳感器的像素通過將光電二極管產(chǎn)生的電荷傳輸至浮置擴(kuò)散以及通過將從浮置擴(kuò)散溢出的電荷存儲(chǔ)進(jìn)存儲(chǔ)電容元件中來確保動(dòng)態(tài)范圍。當(dāng)浮置擴(kuò)散的容量被設(shè)定得較小以便提高低照度側(cè)的靈敏度時(shí)，白色剪邊(clipped whites)將出現(xiàn)在高照度側(cè)。另一方面，當(dāng)形成存儲(chǔ)電容元件以便抑制高照度側(cè)的白色剪邊的出現(xiàn)時(shí)，將增大像素區(qū)且將變得難以實(shí)現(xiàn)大量像素。如根據(jù)專利文獻(xiàn)I或?qū)＠墨I(xiàn)2的像素，當(dāng)MOS晶體管形成在半導(dǎo)體襯底中或半導(dǎo)體襯底上方作為存儲(chǔ)電容元件時(shí)，變得難以確保光電二極管的面積。而且，缺點(diǎn)是高k材料和層疊電容器會(huì)提高成本。根據(jù)本說明書和附圖的描述，本發(fā)明的其他議題和新特征將變得清晰。
[0016]根據(jù)一個(gè)實(shí)施例的成像器件由在行方向和列方向上布置的多個(gè)像素電路以及在行方向布置并在列方向上延伸的多個(gè)存儲(chǔ)電容線構(gòu)造。存儲(chǔ)電容線耦合至在同一列中布置的像素電路。像素電路包括存儲(chǔ)經(jīng)受光而產(chǎn)生的電荷的第一光電轉(zhuǎn)換元件、存儲(chǔ)在第一光電轉(zhuǎn)換元件中的電荷被傳輸?shù)降母≈脭U(kuò)散，以及耦合浮置擴(kuò)散和存儲(chǔ)電容線的第一開關(guān)晶體管。
【附圖說明】
[0017]圖1是圖示根據(jù)實(shí)施例1的成像器件的構(gòu)造的框圖；
[0018]圖2是圖1中圖示的像素電路的電路圖；
[0019]圖3是圖1中圖示的列電路的電路圖；
[0020]圖4是解釋圖2中圖示的像素電路的讀取操作的時(shí)序圖；
[0021]圖5是圖4中圖示的各個(gè)時(shí)間的電勢(shì)圖；
[0022]圖6是圖示通過圖1中圖示的列電路中的單次曝光而進(jìn)行的像素電路的讀取操作的時(shí)序圖；
[0023]圖7是圖示通過圖1中圖示的列電路中的兩次曝光而進(jìn)行的像素電路的讀取操作的時(shí)序圖；
[0024]圖8是圖示根據(jù)實(shí)施例2的成像器件的構(gòu)造的框圖；
[0025]圖9是圖8中圖示的列電路的電路圖；
[0026]圖10是圖示通過圖9中圖示的列電路中的單次曝光而進(jìn)行的像素電路的讀取操作的時(shí)序圖；
[0027]圖11是圖示根據(jù)實(shí)施例3的成像器件的構(gòu)造的框圖；
[0028]圖12是圖11中圖示的像素電路的電路圖；
[0029]圖13是圖示圖12中圖示的像素電路的讀取操作的時(shí)序圖；
[0030]圖14是圖示根據(jù)實(shí)施例4的成像器件的構(gòu)造的框圖；
[0031]圖15是圖示圖14中圖示的像素電路，頂復(fù)位晶體管以及底復(fù)位晶體管的耦合關(guān)系的電路圖；
[0032]圖16是圖示圖15中圖示的像素電路的讀取操作的時(shí)序圖；
[0033]圖17是圖示根據(jù)實(shí)施例5的成像器件的構(gòu)造的框圖；
[0034]圖18是圖示圖17中圖示的像素電路，頂復(fù)位晶體管以及底復(fù)位晶體管的耦合關(guān)系的電路圖；
[0035]圖19是圖示圖18中圖示的像素電路的讀取操作的時(shí)序圖；
[0036]圖20是圖示根據(jù)實(shí)施例6的成像器件的構(gòu)造的框圖；
[0037]圖21是圖20中圖示的像素電路的電路圖；以及
[0038]圖22是圖21中圖示的像素電路的布局圖案。
【具體實(shí)施方式】
[0039]以下將參考【附圖說明】實(shí)施例。當(dāng)在實(shí)施例的解釋中涉及元件數(shù)，數(shù)量等時(shí)，通常不限制元件數(shù)，數(shù)量等，除非另外特別說明。在實(shí)施例的附圖中，相同的參考符號(hào)以及相同的參考數(shù)字應(yīng)表示相同或相應(yīng)的部分。在實(shí)施例的說明中，在相同的參考符號(hào)附接到相同或相應(yīng)的部分的某些情況下，將不再進(jìn)行重復(fù)說明。
[0040]<實(shí)施例1>
[0041]圖1是圖示根據(jù)實(shí)施例1的成像器件100的構(gòu)造的框圖。
[0042]成像器件100由像素陣列1、垂直掃描電路2、列電路31以及恒流電路4構(gòu)造。
[0043]像素陣列I包括像素電路PC1、垂直信號(hào)線VSL以及存儲(chǔ)電容線SCL。像素電路PCl以行方向(圖1的左右方向)上的(N+1)個(gè)以及列方向(圖1中的上和下方向)上的(M+1)個(gè)的陣列形狀布置。例如，附接到表示像素電路PCl的矩形圖案的符號(hào)(x，n)表達(dá)位于第X行和第η列的像素電路，且所涉及的像素電路PCl在下文被表達(dá)成PCl (X，η)。當(dāng)沒有指定行號(hào)和列號(hào)時(shí)，像素電路僅表達(dá)為像素電路PC1。
[0044]垂直信號(hào)線VSL在列方向上延伸且(Ν+1)個(gè)垂直信號(hào)線在行方向上布置，與像素電路PCl的數(shù)目相同。以下，耦合至像素電路PCl (X，η)的垂直信號(hào)線VSL被表達(dá)成垂直信號(hào)線VSL(x)。存儲(chǔ)電容線SCL在列方向上延伸且(N+1)個(gè)存儲(chǔ)電容線在行方向上布置，與像素電路PCl的數(shù)目相同。以下，耦合至像素電路PCl (X，η)的存儲(chǔ)電容線SCL被表達(dá)成存儲(chǔ)電容線SCL(X)。當(dāng)沒有必要具體參考指定行號(hào)X時(shí)，它們被簡(jiǎn)單地表達(dá)成垂直信號(hào)線VSL和存儲(chǔ)電容線SCL。偏置電流通過恒流電路4施加至各個(gè)垂直信號(hào)線VSL。
[0045]垂直掃描電路2輸出行選擇信號(hào)組Rl (η)，其從像素電路PCl的多個(gè)行中選擇像素電路PCl的一行。行選擇信號(hào)組Rl (η)同時(shí)選擇從第O行至第M行布置的像素電路PCl的(Μ+1)行當(dāng)中的布置在第η行的像素電路PCl (0，η)至像素電路PCl (N，η)。(Ν+1)列電路31在行方向上布置。各個(gè)列電路31將對(duì)應(yīng)的垂直信號(hào)線VSL(X)輸出的模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)Dx，并輸出數(shù)字信號(hào)Dx。各個(gè)列電路31中的A/D(模擬/數(shù)字)轉(zhuǎn)換同時(shí)由列電路控制信號(hào)組CCTL31控制。
[0046]圖2是圖1中圖示的像素電路PCl的電路圖。
[0047](構(gòu)造)像素電路PCl由光電轉(zhuǎn)換元件ro1、傳輸晶體管MTX1、浮置擴(kuò)散電容器CFD、復(fù)位晶體管MRST1、放大晶體管MAM1、選擇晶體管MSEL、第一開關(guān)晶體管MSWA以及存儲(chǔ)線電容器CM構(gòu)造。傳輸晶體管控制信號(hào)TX1，復(fù)位晶體管控制信號(hào)RST1，選擇晶體管控制信號(hào)SEL并且第一開關(guān)控制信號(hào)SWA被施加至傳輸晶體管MTX1、復(fù)位晶體管MRST1、選擇晶體管MSEL以及第一開關(guān)晶體管MSWA的相應(yīng)的柵極。上述行選擇信號(hào)組Rl (η)是這四個(gè)控制信號(hào)的聚集。
[0048]光電轉(zhuǎn)換元件PDl是形成在半導(dǎo)體襯底(未示出)上方的常規(guī)光電二極管。電源電壓GND施加至光電轉(zhuǎn)換元件roi的陽極。光電轉(zhuǎn)換元件roi的陰極耦合至傳輸晶體管MTXl的源極和漏極中的一個(gè)。傳輸晶體管MTXl的源極和漏極中的另一個(gè)耦合至復(fù)位晶體管MRSTl的漏極，且耦合至第一開關(guān)晶體管MSWA的源極和漏極中的一個(gè)。電源電壓VDD施加至復(fù)位晶體管MRSTl的源極。第一開關(guān)晶體管MSWA的源極和漏極中的另一個(gè)耦合至存儲(chǔ)電容線SCL。選擇晶體管MSEL的源極和漏極分別耦合至放大晶體管MAMI的漏極以及垂直信號(hào)線VSL。
[0049]各個(gè)像素電路PCl中包括的存儲(chǔ)線電容器CM對(duì)應(yīng)于穿過其中形成各個(gè)像素電路PCl的區(qū)域的存儲(chǔ)電容線SCL(X)的布線電容。即，存儲(chǔ)線電容器CM的值對(duì)應(yīng)于整個(gè)存儲(chǔ)電容線SCL(X)的布線電容除以在列方向上布置的像素電路PCl的數(shù)目(M+1)的值。
[0050]浮置擴(kuò)散電容器CFD的一個(gè)端子耦合至傳輸晶體管MTXl的源極和漏極中的另一個(gè)，且浮置擴(kuò)散電容器CFD的另一個(gè)端子施加以電源電壓GND。浮置擴(kuò)散電容器CFD是將光電荷轉(zhuǎn)換成電壓的浮置擴(kuò)散(浮置區(qū)域)的等效容量。浮置擴(kuò)散電容器CFD包括雜質(zhì)擴(kuò)散區(qū)的寄生電容以及耦合至雜質(zhì)擴(kuò)散區(qū)的布線的寄生電容。雜質(zhì)擴(kuò)散區(qū)獨(dú)立或分離形成以形成傳輸晶體管MTXl的源極和漏極中的另一個(gè)，復(fù)位晶體管MRSTl的漏極以及第一開關(guān)晶體管MSWA的源極和漏極中的一個(gè)。
[0051](操作)在通過復(fù)位晶體管控制信號(hào)RSTl設(shè)定為導(dǎo)通態(tài)時(shí)，復(fù)位晶體管MRSTl復(fù)位浮置擴(kuò)散電容器CFD。此時(shí)，通過使第一開關(guān)晶體管MSWA被第一開關(guān)控制信號(hào)SWA設(shè)定為導(dǎo)通態(tài)，存儲(chǔ)線電容器CM也同時(shí)被復(fù)位。
[0052]存儲(chǔ)在光電轉(zhuǎn)換元件roi中的光電荷經(jīng)由設(shè)定為導(dǎo)通態(tài)的傳輸晶體管MTXl傳輸至浮置擴(kuò)散，且浮置擴(kuò)散電容器CFD被充電。從浮置擴(kuò)散溢出的電荷經(jīng)由設(shè)定為導(dǎo)通態(tài)的第一開關(guān)晶體管MSWA被存儲(chǔ)進(jìn)存儲(chǔ)線電容器CM。放大晶體管MAMI放大浮置擴(kuò)散電容器CFD的電壓，并經(jīng)由選擇晶體管MSEL將其輸出至垂直信號(hào)線VSL(X)。
[0053]圖3是圖1中圖示的列電路31的電路圖。列電路31將像素電路PCl (X，η)經(jīng)由垂直信號(hào)線VSL(X)輸出的模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)Dx，并輸出數(shù)字信號(hào)Dx。列電路31由可編程增益放大器PGA以及A/D轉(zhuǎn)換器電路ADC構(gòu)造。A/D轉(zhuǎn)換器電路ADC是單斜積分A/D轉(zhuǎn)換器電路。
[0054](可編程增益放大器PGA的構(gòu)造和操作)可編程增益放大器PGA包括輸入電容器Cl、反饋電容器C2以及差分放大器Al。電源電壓VDDl和電源電壓GNDl施加至差分放大器Al。PGA參考電壓VRP施加至差分放大器Al的正輸入端子。輸入電容器Cl的一端親合至垂直信號(hào)線VSL，且輸入電容器Cl的另一端親合至差分放大器Al的負(fù)輸入端子。
[0055]差分放大器Al的增益由輸入電容器Cl的值與反饋電容器C2的值的比例確定。施加至輸入電容器Cl的一端的像素電路PCl的輸出信號(hào)由差分放大器